[發明專利]離子束電荷量控制方法

有效

• 申請號: 200610116847.1
• 申請日: 2006-09-30
• 公開（公告）號: CN101153382A
• 公開（公告）日: 2008-04-02
• 發明（設計）人: 朱津泉
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: C23C14/54
• 分類號: C23C14/54;C23C14/48;H01L21/265
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 逯長明

技術領域

本發明涉及半導體制造技術領域，特別涉及一種離子束的電荷特性檢測方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件為了達到更快的運算速度、更大的數據存儲量以及更多的功能，半導體晶片朝向更高的元件密度、高集成度方向發展，CMOS(互補金屬氧化物半導體晶體管)器件的柵極特征尺寸已經進入深亞微米階段，柵極長度變得越來越細且長度變得較以往更短。為了獲得較好的電學特性，例如載流子遷移率、閾值電壓和驅動電流，通常需要在器件的特定區域進行雜質離子注入，例如向MOS晶體管的源極區和漏極區注入N型或P型雜質。為避免短溝效應，還需對源極區和漏極區的延伸區域進行輕摻雜，通常稱為延伸摻雜，以使源/漏結區變淺。圖1為對MOS器件的源/漏極區進行延伸摻雜的剖面示意圖。圖2為對MOS器件的源/漏極區進行重摻雜的剖面示意圖。如圖1所示，在半導體襯底100上形成柵極140之后，注入雜質離子形成延伸摻雜區域120和130。然后，如圖2所示，在柵極140兩側形成側墻(offset?spacer)141，采用自對準工藝，在源極區和漏極區執行重摻雜形成源極121和漏極131。對于NMOS器件而言，n型雜質離子為磷(P⁺)或砷(As)；對于PMOS器件而言，p型雜質離子主要為硼(B⁺)。

對于65nm以下的工藝節點，離子注入劑量和均勻性需要得到很好的控制。在離子注入中，電離的雜質原子經靜電場加速注射到晶片表面，通過測量離子電流可以嚴格控制注入劑量，通過控制靜電場可以控制雜質離子的穿透深度。注入工藝所用的劑量范圍從很輕摻雜的10¹¹cm^-2到諸如源/漏極的低電阻區所用的10¹⁶cm^-2，某些特殊的應用要求注入劑量大于10¹⁸cm^-2。

在對整個晶片進行注入時，離子注入系統首先將含有注入物質的氣體送入反應室，硅工藝中常用的氣體有BF₃、AsH₃和PH₃；GaAs工藝中常用的氣體為SiH₄和H₂。圖3為離子注入時在晶片表面積累電荷的剖面示意圖。如圖3所示，在放電腔室將氣體激發為帶電離子212，帶電離子212通常為帶正電的離子。在電極的作用下帶電離子212形成離子束。在許多情況下，硅襯底表面具有的一個或多個材料層，例如二氧化硅或光刻膠等。當離子注入時，暴露在硅片表面的材料，例如光刻膠或氧化層200都是絕緣體，離子轟擊硅片表面時會發射出二次電子，使這些層充滿電荷211而使晶片表面帶電。

晶片表面絕緣層上聚集的電荷會建立起空間電場，隨著離子注入過程的推移，聚集正電荷的絕緣層會隨著電荷聚集量的增加而對離子束產生越來越強的排斥作用。這樣，靠近絕緣層的襯底區域注入的離子數量便會減少，從而使硅片表面離子注入的均勻程度下降。此外，MOS晶體管薄的柵極氧化層極易因多晶硅或金屬層表面傳導的電荷產生的隧道電流所損壞，造成器件的良率降低。

申請號為02156342.X的中國專利申請公開了一種在晶片處理和器件制造、特別是等離子體和離子注入工藝期間晶片表面出現的電荷的檢測方法。該方法在襯底中形成由MOS晶體管和MOS電容器組成的檢測電路。檢測電路將聚集在晶片上的電荷傳送給一個電荷收集極板，通過讀取極板上的電荷來獲得電荷量。該方法雖然能夠檢測晶片表面的帶電電荷，但并未給出如何消除離子束的正電荷對晶片的充電現象。而且該方法需要在襯底上形成單獨的器件結構作為電荷檢測電路，占用了芯片面積，提高了工藝復雜程度和制造成本。

另一篇專利號為ZL02154880.3的中國專利中，介紹了一種用與扼制襯底電荷積累的離子束輻照裝置和方法，該方法通過在電子回旋加速器共振(ECR)離子產生裝置中采用調制射頻功率輸出的方式建立ECR放電，獲得能量可調的電子，通過改變調制頻率控制加入電子的能量，從而達到控制離子束中電子的能量，降低或調整離子束在襯底表面的電荷電勢的積累。雖然該方法能夠通過調整調制頻率得到具有合適的電荷電勢的離子束，其目的是降低離子束的電荷電勢并維持一個合適的離子狀態。但是該方法并沒有解決如何確定加入電子的劑量與襯底表面離子注入均勻度之間的關系問題，以及如何通過控制加入電子的劑量使離子注入的均勻度達到最佳。

發明內容