[發明專利]深亞微米動態存儲器的信號放大電路

有效

• 申請號: 200610114067.3
• 申請日: 2006-10-26
• 公開（公告）號: CN101169969A
• 公開（公告）日: 2008-04-30
• 發明（設計）人: 舒清明
• 申請（專利權）人: 北京芯技佳易微電子科技有限公司
• 主分類號: G11C11/4091
• 分類號: G11C11/4091
• 代理公司: 北京科龍寰宇知識產權代理有限責任公司
• 代理人: 孫皓晨

技術領域

本發明涉及的是一種集成電路放大器，特別涉及的是一種針對深亞微米動態存儲器的信號放大電路。

背景技術

1.氮氧化硅SiON柵介質的特性

隨著場效應管MOSFET的尺寸不斷縮減，為了維持對漏極電流的良好的可控性，需要減小柵介質的厚度。在100納米以下CMOS工藝中，柵氧化層的厚度已經在2納米以下。隨著尺寸的不斷縮小，柵極漏電以及可靠性問題比如柵電極的硼滲透，成為一個緊迫的問題。

當工藝尺寸在180nm以下時，工業界已經不再采用純SiO2作為柵絕緣體，而是采用通過對氧化物熱氮化處理形成的低摻雜氮氧化物作為柵絕緣體，以阻止P+多柵極的硼滲透。純SiO₂的介電常數k值是3.9；而對SiO₂進行氮重摻雜可使介電常數k提高到接近Si₃N₄k＝7.8，從而降低柵的漏電流。

現在90nm技術節點使用的重摻雜氮氧化硅可以有兩種方法生成。或是由氧化物的熱氮化法，或是等離子體氮化法，由氮化合工程在SiO₂氧化層加入一定比例的氮。摻雜30％氮的SiON的介電常數值是6，柵的漏電流I_G大約降低了1000倍。這種高摻雜的氮化物可以通過氮氧N/O或是氧氮O/N堆疊結構，結合氮化或是氧化工藝生成。

使用SiON成功的關鍵是精確控制SiON中氮的成分。據報道SiON膜的厚度非常均勻在整個晶圓膜厚波動小于1％，而氮成分的均勻性較差在整個晶圓氮成分波動可達8.66％。由于等離子體氮化法工藝PN-O造成的氮的成分在晶圓上波動直接導致了器件閾值電壓的波動。氮成分的波動對器件閾值電壓造成的影響如下：PMOS器件的閾值電壓是45mV/％N，NMOS器件的閾值電壓是15mV/％N。因此，在同樣的SiON膜厚度的波動和氮成分的波動下，PMOS器件的閾值電壓的波動比NMOS器件的閾值電壓的波動大得多。

2.場效應晶體管工作電壓

MOSFET工作電壓的降低和溝道長度的縮短幾乎是一致的，因為這樣使得溝道內的電場強度基本不變，從而使溝道關斷時漏電和柵極的漏電控制在一個可以接受的范圍。例如，當工藝節點從0.18μm降到0.13μm時，工作電壓從1.8V降到1.2V。工作電壓降低的好處是電路的動態功耗以平方關系降低，這是不斷縮小溝道長度的動因之一。然而，這也為集成電路如存儲器設計帶來了巨大的挑戰。

3.普通的動態存儲器DRAM信號放大方案

DRAM是指動態隨機存儲器。動態是指為了保證不丟失存儲位信息，需要周期性刷新DRAM單元。DRAM單元的面積小，容量大。通過恰當的封裝，DRAM可以有很高的數據率。由于這些原因，大容量的主存儲器的設計中仍采用DRAM作為基本單元，內嵌式動態存儲器越來越多地應用于SOC芯片。

DRAM存儲器陣列由字線行和位線列組成。每一行和列的交叉點是一個存儲單元，存儲單元由一個晶體管和一個電容組成。單元的數據決定于存儲在電容中的電荷，晶體管的開關控制數據的存取。當字線被選中，晶體管打開時，存儲在電容中的電荷通過電荷共享使位線電壓改變，然后通過靈敏放大電路將位線電壓的微小改變放大，從而讀出數據。當然，也可根據待寫入的數據強制設置位線電壓，改變存儲在電容中的電荷，從而完成數據的寫入。DRAM的其余部分支持電路，完成存儲陣列字線和位線讀寫的控制操作。

靈敏放大電路是DRAM最重要的電路。差分的靈敏放大電路用于大多數CMOS存儲器中，因為與非差分的信號放大器相比，它更能夠從噪聲中辨認出微小的信號。交叉耦合差分放大器由于它的速度快，結構簡單和同時具備回寫功能，被廣泛應用于DRAM的靈敏放大電路。柵級與漏級之間的交叉耦合實現了正反饋，提高了放大器增益，降低了開關和延遲時間。

有許多種電容存儲電荷靈敏放大的機制，最常用的信號放大方案是V_CC/2方案，如圖1所示為普通DRAM的V_CC/2靈敏放大電路，靈敏放大電路的核心電路是由PMOS晶體管P1、P2、P3和NMOS晶體管N6、N7、N9組成的交叉耦合差分放大電路103。NMOS晶體管N3、N4為位線預充電電路，N5、N8為位線BL/BL_B與數據線DA/DA_B之間的開關。Vref為位線預充電壓源，通常設置為VCC/2。