[發(fā)明專利]一種用于鏈路層的數(shù)據(jù)轉(zhuǎn)換方法和裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 200610113285.5
• 申請(qǐng)日: 2006-09-21
• 公開（公告）號(hào): CN101150589A
• 公開（公告）日: 2008-03-26
• 發(fā)明（設(shè)計(jì)）人: 楊焱;曲原;李艷花
• 申請(qǐng)（專利權(quán)）人: 中興通訊股份有限公司
• 主分類號(hào): H04L29/08
• 分類號(hào): H04L29/08;H04L29/10;H04L12/56;H04L29/02
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 梁揮;徐金國(guó)

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)據(jù)通信領(lǐng)域，尤其涉及一種用于鏈路層的數(shù)據(jù)轉(zhuǎn)換方法和裝置，以實(shí)現(xiàn)靈活的物理層和鏈路層之間的接口及鏈路層數(shù)據(jù)轉(zhuǎn)換。

背景技術(shù)

數(shù)字網(wǎng)絡(luò)系統(tǒng)在與同步光纖網(wǎng)的接口上，目前通常的選擇是使用SPI-3接口(System?Packet?Interface?Level-3，系統(tǒng)包接口-3)，SPI-3接口是OIF(OpticalInternetworking?Forum，光互聯(lián)論壇)推薦的用于網(wǎng)絡(luò)物理層(第一層)器件與鏈路層(第二層)器件互連的接口形式。

在數(shù)據(jù)網(wǎng)絡(luò)的傳統(tǒng)設(shè)計(jì)方案中，通常有兩種方式來實(shí)現(xiàn)鏈路層的數(shù)據(jù)處理：第一種，是在系統(tǒng)之外增加個(gè)單獨(dú)的鏈路層處理芯片，采用一個(gè)外部處理器來實(shí)現(xiàn)鏈路層處理和流量管理任務(wù)，這樣一方面會(huì)增加設(shè)計(jì)成本，另一方面，也會(huì)增加設(shè)計(jì)難度；第二種，是使用支持SPI-3接口和鏈路層處理的通用器件，但是使用此方式將在很大程度上限制設(shè)計(jì)人員對(duì)功能器件的選擇。

隨著現(xiàn)代網(wǎng)絡(luò)技術(shù)和IPv6技術(shù)的發(fā)展，對(duì)于路由設(shè)備的性能要求越來越高，這使得在高端的路由器中更多的使用ASIC(Application?Specific?IntegratedCircuit，專用集成電路)器件而不是網(wǎng)絡(luò)處理器。在實(shí)現(xiàn)高端數(shù)據(jù)產(chǎn)品方面ASIC有著自己得天獨(dú)厚的優(yōu)勢(shì)，但是由于其開發(fā)維護(hù)難度上的劣勢(shì)，導(dǎo)致在實(shí)際研發(fā)和應(yīng)用中可行性會(huì)大大降低。而FPGA(Field?Programmable?GateArray，現(xiàn)場(chǎng)可編程門陣列)具有可再編程的特點(diǎn)，因此在新功能維護(hù)上比ASIC有較大優(yōu)勢(shì)，而性能上又沒有太大的差別，近年來高端路由器在使用FPGA方面進(jìn)行了嘗試。雖然有FPGA廠家提供了SPI-3接口的內(nèi)核，但是使用時(shí)缺乏足夠的靈活性，功能也不夠完善，尤其是在可控制能力上還有許多缺陷，給FPGA在網(wǎng)絡(luò)設(shè)備中的應(yīng)用帶來很多不便。

發(fā)明內(nèi)容

針對(duì)上述的缺陷，本發(fā)明的目的在于提供一種用于鏈路層的數(shù)據(jù)轉(zhuǎn)換方法和裝置，以實(shí)現(xiàn)靈活的物理層與鏈路層互聯(lián)的接口及鏈路層數(shù)據(jù)轉(zhuǎn)換。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種用于鏈路層的數(shù)據(jù)轉(zhuǎn)換方法，包括：

對(duì)物理層處理單元發(fā)來的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換；和/或

對(duì)網(wǎng)絡(luò)層處理單元發(fā)來的數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換；其中，

所述對(duì)物理層處理單元發(fā)來的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的步驟包括：將物理層處理單元發(fā)來的幀數(shù)據(jù)緩存到具有回寫機(jī)制的異步緩沖接口，并對(duì)所述幀數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理之后發(fā)送給網(wǎng)絡(luò)層處理單元；

所述對(duì)網(wǎng)絡(luò)層處理單元發(fā)來的數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的步驟包括：將網(wǎng)絡(luò)層處理單元發(fā)來的數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理，并將經(jīng)轉(zhuǎn)換處理所得的幀數(shù)據(jù)緩存到具有回寫機(jī)制的異步緩沖接口之后發(fā)送給物理層處理單元。

根據(jù)本發(fā)明的方法，所述具有回寫機(jī)制的異步緩沖接口作為物理層和鏈路層之間的SPI-3接口。

根據(jù)本發(fā)明的方法，所述具有回寫機(jī)制的異步緩沖接口由雙口RAM在外層加入讀地址控制電路和寫地址控制電路來實(shí)現(xiàn)。

根據(jù)本發(fā)明的方法，所述對(duì)物理層處理單元發(fā)來的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的步驟進(jìn)一步包括：

A、所述異步緩沖接口將從物理層處理單元接收來的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)緩沖和時(shí)鐘隔離；

B、對(duì)緩存的幀數(shù)據(jù)進(jìn)行幀分析及選擇處理；

C、對(duì)于需要CPU處理的幀數(shù)據(jù)封裝上信息頭后發(fā)送給CPU；

D、對(duì)于需要送網(wǎng)絡(luò)層處理單元處理的幀數(shù)據(jù)進(jìn)行解幀，生成網(wǎng)絡(luò)層報(bào)文發(fā)送給網(wǎng)絡(luò)層處理單元。

根據(jù)本發(fā)明的方法，所述步驟A中僅用一個(gè)所述異步緩沖接口作數(shù)據(jù)緩沖和時(shí)鐘隔離處理。

根據(jù)本發(fā)明的方法，所述步驟A進(jìn)一步包括：

A1、根據(jù)所述異步緩沖接口的總空間值和已使用空間值來計(jì)算異步緩沖接口的剩余空間值；

A2、將步驟A1中得到的異步緩沖接口的剩余空間值與預(yù)存的若干狀態(tài)指示信號(hào)的代表值進(jìn)行比較以得到當(dāng)前狀態(tài)指示信號(hào)，所述狀態(tài)指示信號(hào)包括固定配置的空、將空、滿、將滿以及用戶配置的預(yù)定義空、預(yù)定義滿；

A3、將作為當(dāng)前狀態(tài)指示信號(hào)的滿、將滿或預(yù)定義滿送到所述寫地址控制電路以實(shí)現(xiàn)寫控制；

A4、將作為當(dāng)前狀態(tài)指示信號(hào)的空、將空或預(yù)定義空送到所述讀地址控制電路以實(shí)現(xiàn)讀控制。

根據(jù)本發(fā)明的方法，所述對(duì)網(wǎng)絡(luò)層處理單元發(fā)來的數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的步驟進(jìn)一步包括：

E、對(duì)于來自網(wǎng)絡(luò)層處理單元的數(shù)據(jù)進(jìn)行成幀處理，得到幀數(shù)據(jù)后發(fā)送給所述異步緩沖接口處理；

F、對(duì)于來自CPU的數(shù)據(jù)進(jìn)行成幀處理，得到幀數(shù)據(jù)后發(fā)送給所述異步緩沖接口處理；