[發明專利]一種高擊穿電壓絕緣體上硅器件結構及其制備方法

無效

• 申請號: 200610104117.X
• 申請日: 2006-07-31
• 公開（公告）號: CN101118924A
• 公開（公告）日: 2008-02-06
• 發明（設計）人: 畢津順;吳俊峰;海潮和;韓鄭生
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L27/12;H01L21/84;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 周國城

1.一種高擊穿電壓絕緣體上硅SOI器件結構，其特征在于，該SOI器件結構包括：

SOI襯底(3)，埋氧層(2)，形成在SOI頂層硅膜(1)內的晶體管，所述晶體管包括柵電極(30)，柵氧化層(31)，漏電極(10)，源電極(50)背柵溝道(60)，以及位于漏電極(10)與源電極(50)之間且位于背柵溝道(60)兩側的體區(53)。

2.根據權利要求1所述的高擊穿電壓SOI器件結構，其特征在于，所述體區(53)在位于源電極(50)與背柵溝道(60)之間區域雜質的濃度高于位于漏電極(10)與背柵溝道(60)之間區域雜質的濃度。

3.根據權利要求1所述的高擊穿電壓SOI器件結構，其特征在于，所述SOI器件結構為浮體結構，或為體接觸結構，所述體接觸結構采用T型柵或H型柵。

4.一種高擊穿電壓SOI器件結構的制備方法，其特征在于，該方法包括：

采用標準的緣體上硅互補金屬-氧化物-半導體SOI?CMOS流片工藝，在預柵氧、光刻工藝步驟后，在漏電極(10)與背柵溝道(60)之間區域之上增加版圖(40)，阻擋雜質注入漏電極(10)與背柵溝道(60)之間區域，并采用分步注入法對SOI器件溝道進行雜質注入，生成高擊穿電壓的SOI器件結構。

5.根據權利要求4所述的高擊穿電壓SOI器件結構的制備方法，其特征在于，所述分步注入法是先進行低濃度的淺注入，再進行高濃度的深注入。

6.根據權利要求5所述的高擊穿電壓SOI器件結構的制備方法，其特征在于，所述高濃度深注入的注入峰值深度位于背柵溝道，所述低濃度淺注入的注入峰值深度位于前柵溝道。

7.根據權利要求5所述的高擊穿電壓SOI器件結構的制備方法，其特征在于，對于NMOS器件，所述低濃度淺注入注入的為BF₂離子，所述高濃度深注入注入的為B離子。

8.根據權利要求5所述的高擊穿電壓SOI器件結構的制備方法，其特征在于，對于PMOS器件，所述低濃度淺注入和高濃度深注入注入的均為P離子。

9.根據權利要求4所述的高擊穿電壓SOI器件結構的制備方法，其特征在于，在采用分步注入法對SOI器件溝道進行雜質注入時，該方法進一步包括：采用臺面隔離MESA，淺槽隔離STI或局部硅氧化隔離LOCOS隔離技術，電學隔離SOI器件的不同體區。

10.根據權利要求9所述的高擊穿電壓SOI器件結構的制備方法，其特征在于，當采用STI或LOCOS隔離技術時，所述SOI器件的氧化物埋層與場氧相接觸。