[發明專利]多芯片堆疊的封裝方法及其封裝結構

有效

• 申請號: 200610082830.9
• 申請日: 2006-06-13
• 公開（公告）號: CN101090080A
• 公開（公告）日: 2007-12-19
• 發明（設計）人: 胡朝雄
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60;H01L21/56;H01L21/50;H01L25/00;H01L25/065;H01L23/488;H01L23/31;H01L23/36;H01L23/552
• 代理公司: 北京律誠同業知識產權代理有限公司
• 代理人: 梁揮;徐金國

技術領域

本發明關于一種多芯片堆疊的封裝方法及其封裝結構，特別是一種具有絕緣層及金屬層的基板，將兩芯片堆疊在絕緣層及金屬層、或金屬層之間，使得兩芯片達到高散熱及金屬屏蔽效果的封裝方法及其封裝結構。

背景技術

隨著電子工業的進步與數字時代的來臨，消費者對于電子產品的功能要求也日益增多，因此，如何突破半導體制造與集成電路設計的技術，以制造功能更為強大的高頻芯片，顯然已成為目前研究的重要課題。而對于采用高頻芯片的半導體封裝件而言，操作過程中往往會產生極為嚴重的電磁波問題，這是由于高頻芯片進行運算或傳輸時往往會產生很強的電磁波，而電磁波透過封裝膠體傳播至外界，造成周圍電子裝置的電磁干擾(EMI)問題，同時也可能降低此封裝件的電氣質量與散熱性能，形成高頻半導體封裝件的一大問題。

一般現有的解決方法為：將一金屬屏蔽覆蓋在封裝件外，并將金屬屏蔽接地，以解決電磁干擾的問題，然而金屬屏蔽具有重量過大與材料成本昂貴的缺點，并且接置方式難以進行自動化生產，顯然不符合封裝技術輕型化、低成本、高產量等發展趨勢，成為高頻芯片封裝上的一大障礙。

因此，如何研發一種可避免電磁波干擾的封裝方法及其封裝結構，同時可兼顧高散熱、低成本與輕薄短小等封裝需求，成為相關領域所迫切需要解決的問題。

本發明人認為上述缺點可以改善，并依據多年來從事此方面的相關經驗，悉心觀察研究，并配合理論加以運用，從而提出一種設計合理且有效改善上述缺點的發明。

發明內容

本發明所要解決的技術問題，主要在于提供一種避免電磁波干擾，并可兼顧高散熱、低成本與輕薄短小的封裝方法，使兩芯片達到高散熱及金屬屏蔽的效果，還可以簡化現有抗電磁波干擾的制程并節省制作的成本。此外本發明另一個要解決的技術問題是還要提供一種將兩芯片堆疊在金屬層之間提升散熱及提高金屬屏蔽的封裝方法，以及二種多芯片堆疊的封裝結構。為了解決上述技術問題，本發明提供一種多芯片堆疊的封裝方法，其步驟包括：首先，提供一絕緣層(dielectric?layer)；接著，在絕緣層上形成一金屬層(metal?layer)，其中金屬層包括一導電跡線區(conducting?trace?area)及一遮蔽區(shieldingarea)；然后，在金屬層的導電跡線區上形成一焊罩層(solder?mask)；接下來，使用封裝膠在焊罩層上封裝至少一第一芯片與至少一第二芯片，形成第一芯片的封裝體與第二芯片的封裝體，并使芯片與導電跡線區實現電連接；最后，彎折絕緣層與金屬層，使金屬層的遮蔽區表面與絕緣層表面分別與第一芯片的封裝體及第二芯片的封裝體連接。

為了解決上述技術問題，本發明提供一種多芯片堆疊之封裝方法，其步驟包括：首先，提供一絕緣層(dielectric?layer)；接著，在絕緣層上形成一金屬層(metal?layer)，其中金屬層包括一導電跡線區(conducting?trace?area)及一遮蔽區(shielding?area)；然后，在金屬層之導電跡線區上形成一焊罩層(solder?mask)；接下來，使用封裝膠在焊罩層上封裝至少一第一芯片及至少一第二芯片，形成第一芯片的封裝體與第二芯片的封裝體，并使芯片與導電跡線區實現電連接；然后，移除遮蔽區下方的絕緣層；最后，彎折絕緣層與金屬層，使金屬層的遮蔽區的兩表面分別與第一芯片的封裝體及第二芯片的封裝體連接。

為了解決上述技術問題，本發明提供一種多芯片堆疊的封裝結構，其包括：一基板、一具有封裝體的第一芯片、及一具有封裝體的第二芯片。其中，基板包括一絕緣層(dielectric?layer)、一金屬層(metal?layer)及一焊罩層(soldermask)，其中金屬層包括分別形成在絕緣層上端的一導電跡線區(conductingtrace?area)及一遮蔽區(shielding?area)，并且焊罩層形成在金屬層的導電跡線區上。此外，第一芯片與導電跡線區電連接，其中第一芯片設置在焊罩層上，并且第一芯片的封裝體與金屬層的一表面連接，使第一芯片位于焊罩層與金屬層的遮蔽區之間。此外，第二芯片與導電跡線區電連接，其中第二芯片設置在焊罩層上，且第二芯片的封裝體與金屬層的另一表面連接，使第二芯片位于焊罩層與金屬層的遮蔽區之間。