[發(fā)明專利]制作半導體淺槽和深槽的方法無效
| 申請?zhí)枺?/td> | 200610030966.5 | 申請日: | 2006-09-08 |
| 公開(公告)號: | CN101140896A | 公開(公告)日: | 2008-03-12 |
| 發(fā)明(設(shè)計)人: | 李永海;周正良 | 申請(專利權(quán))人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762 |
| 代理公司: | 上海浦一知識產(chǎn)權(quán)代理有限公司 | 代理人: | 顧繼光 |
| 地址: | 201206上*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 制作 半導體 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及一種半導體溝槽的制作方法,尤其是一種制作半導體淺槽和深槽的方法。
背景技術(shù)
深槽隔離和淺槽隔離并用的結(jié)構(gòu)在雙極互補型金屬氧化物半導體器件(BiCMOS)器件中越來越受到重視。深槽可以抑制閉鎖效應(1atch?up),隔離bipolar(雙極型晶體管)器件,而淺槽主要用來隔離CMOS器件,因此對于BiCMOS器件來說,都會采用深槽隔離和淺槽隔離并用的結(jié)構(gòu)。傳統(tǒng)的深槽隔離上部用LOCOS(硅局部氧化隔離)工藝,占用了很大面積;也有一些采用先做淺槽,在大淺槽位置再做深槽的方法,制作出的結(jié)構(gòu)如圖1所示,該結(jié)構(gòu)先做淺槽,在大淺槽的位置做深槽11,從圖中可看出,深槽11處的大淺槽會占用較大的面積,而且這種制作方法還要求較高的套刻精度(alignment);而且先做淺槽,后做深槽,需要分別完成隔離制造,也增加了工藝復雜性。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種制作半導體淺槽和深槽的方法,能夠簡單快速的制作出淺槽和深槽,簡化工藝步驟。
為解決上述技術(shù)問題,本發(fā)明制作半導體淺槽和深槽的方法的技術(shù)方案是,依次包括如下步驟:
(1)在硅基體上淀積硬掩膜;
(2)涂光刻膠,光刻形成深槽刻蝕圖形;刻蝕深槽,去除光刻膠,熱氧化,在深槽側(cè)壁和底部形成側(cè)壁氧化層;
(3)在深槽中填充未摻雜多晶硅,反刻,去除其他區(qū)域的多晶硅;
(4)涂光刻膠,光刻膠覆蓋深槽,光刻形成淺槽刻蝕圖形;
(5)刻蝕淺槽,去除光刻膠,熱氧化,在淺槽側(cè)壁和底部以及深槽中填充的多晶硅的上側(cè)形成側(cè)壁氧化層;
(6)用高致密度氧化硅(HDP)填充深槽和淺槽,反刻,CMP(化學機械拋光)平坦化;
(7)去除硬掩膜。
本發(fā)明通過兩次涂膠光刻的方式,分別快速的制作出半導體器件的深槽和淺槽,其步驟簡單,易于實現(xiàn),大大的簡化了工藝步驟,降低了生產(chǎn)成本。
附圖說明
下面結(jié)合附圖和實施例對本發(fā)明作進一步詳細的說明:
圖1為現(xiàn)有工藝制作的深槽和淺槽結(jié)構(gòu)示意圖;
圖2-圖9為本發(fā)明制作半導體淺槽和深槽的方法各步驟的示意圖;
圖10為用本發(fā)明制作半導體淺槽和深槽的方法制作的深槽和淺槽的結(jié)構(gòu)示意圖。
圖中附圖標記為,1.硅基體;2.氧化硅;3.氮化硅;4.光刻膠;5.側(cè)壁氧化層;6.未摻雜多晶硅;7.光刻膠;8.淺槽;9.側(cè)壁氧化層;10.高致密度氧化硅;11.深槽。
具體實施方式
本發(fā)明制作半導體淺槽和深槽的方法,依次包括如下步驟:
(1)在硅基體1上淀積硬掩膜,所述硬掩膜包括一層氧化硅2和一層氮化硅3,如圖2所示;
(2)涂光刻膠4,光刻形成深槽刻蝕圖形,如圖3所示;刻蝕深槽,去除光刻膠,熱氧化,在深槽側(cè)壁和底部形成側(cè)壁氧化層5,如圖4所示;
(3)在深槽中填充未摻雜多晶硅6,反刻,去除其他區(qū)域的多晶硅,如圖5所示;
(4)涂光刻膠7,光刻膠7覆蓋深槽,光刻形成淺槽刻蝕圖形,如圖6所示;
(5)刻蝕淺槽8,如圖7所示,去除光刻膠,熱氧化,在淺槽側(cè)壁和底部以及深槽中填充的多晶硅的上側(cè)形成側(cè)壁氧化層9,如圖8所示;
(6)用高致密度氧化硅(HDP)10填充深槽和淺槽,反刻,CMP平坦化,如圖9所示;
(7)去除硬掩膜,得到深槽和淺槽的結(jié)構(gòu),如圖10所示。
本發(fā)明制作半導體深槽和淺槽的方法,先做深槽,在填充物填到深槽大半后,再做淺槽,同時用高致密氧化物(HDP?oxide)填滿深槽和淺槽,這樣一方面用STI(淺槽隔離)工藝完成深槽頂部填充,可以減少深槽隔離面積,另一方面由于降低光刻套刻精度要求,同時填充深槽和淺槽,也簡化了工藝難度和復雜性。
本發(fā)明通過減少傳統(tǒng)型深槽隔離面積,從而增加元件的集成度,尤其適用于小尺寸的雙極互補型金屬氧化物半導體器件(Bipolarcomplementary?metal-oxide-semiconductor,BiCMOS),該發(fā)明采用先做深槽再做淺槽的順序,降低了光刻套刻精度的要求,同時填充淺槽和深槽頂部也簡化了制造工藝,降低了成本。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華虹NEC電子有限公司,未經(jīng)上海華虹NEC電子有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200610030966.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





