[發明專利]具有埋柵的垂直溝道結型場效應晶體管及其制造方法

無效

• 申請號: 200580051663.5
• 申請日: 2005-11-16
• 公開（公告）號: CN101416319A
• 公開（公告）日: 2009-04-22
• 發明（設計）人: 成林;M·S·馬佐拉
• 申請（專利權）人: 半南實驗室公司;密西西比州立大學
• 主分類號: H01L29/74
• 分類號: H01L29/74;H01L29/80;H01L31/111;H01L31/112
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 郭 放

相關申請的交叉引用

本申請是2005年8月8日提交的第11/198,298號美國專利申請的部分連續申請，其整體已通過引用被結合到本文中。

關于聯邦贊助研究的聲明

本發明的產生得到了美國政府在由美國空軍研究實驗室授予的F33615-01-D-2103下的支持。美國政府可以享有本發明中的某些權利。

技術領域

本發明大體上涉及半導體器件，更確切地說，涉及具有埋柵的垂直溝道結型場效應晶體管(VJFET)以及制造這些器件的方法。

背景技術

碳化硅(SiC)，一種寬帶隙半導體材料，對于在大功率、高溫、和/或抗輻射電子儀器中的使用是非常有吸引力的。SiC功率開關對于這些應用而言是合理選擇，這是由于它們與傳統的硅對應物(counterpart)相比有出色的材料物理屬性，諸如寬帶隙、高擊穿場強、高飽和電子漂移速率和高熱導率。除了上述優點之外，相比于傳統硅功率器件，SiC功率器件還可以以更低的特征導通電阻值工作[1]。

SiC中的JFET對于大功率應用尤其有吸引力，這要歸功于它們p-n結柵極的固有穩定性，這種穩定性不受MOS結構中溝道遷移率的柵氧化問題和擁有金屬半導體肖特基勢壘的MESFET中的高溫可靠性問題的困擾。

因為在材料特性和工藝技術中的基本差異，所以JFET中的傳統Si或GaAs微電子技術不能被輕易地轉用于SiC。在最近的十年中出現了關于SiC?JFET的大量報告(例如，[2-4])?？梢栽诘?,587,712號美國專利中找到采用凹柵結構的垂直溝道JFET的例子[5]?？梢栽诘?,264,713號美國專利中找到在SiC中形成的橫向JFET的例子[2]。在2000年報導了用于數字IC的具有電阻性負載的增強型JFET[6]?；贘FET的IC還可以被用如第6,503,782號美國專利所公開的互補n型和p型溝道[7]、或者增強-耗盡(n型溝道)形式實現。SiC?JFET已經證明是耐輻射的同時表現出在寬溫度范圍上的最小閾值電壓偏移[8，9]。

低成本批量制造的大多數阻礙可以被追溯到門級工序(gate-levelprocess?step)。另外，由于SiC的寬帶隙，p型柵極接觸(gate?contact)可能難以在SiC中制造。實際上，對p型SiC的低電阻率接觸只被形成于重摻雜p型SiC。

VJFET(即，具有垂直溝道結構的JFET)可以被制造得比具有橫向溝道結構的JFET更小，這使得分立式晶體管的批量制造成本更低，并且還可以增加大規模集成電路中的封裝密度(packing?density)。為了在SiC?VJFET中獲得垂直溝道，離子注入經常被用于形成P⁺型柵區[8-10]。然而，通過離子注入可能難以精確地控制溝道長度，這是由于注入截尾(implantation?tail)、缺陷密度、熱退火之后被注入離子的再分布、和摻雜劑原子的離子化百分比以及在不同偏置和/或溫度應力下的點缺陷的實際深度剖面(depth?profile)上的不確定性的組合所造成的。

也采用了形成垂直溝道的替代方法。一種方法是如第6,767,783號美國專利中所教導那樣選擇性外延生長P⁺型柵區[11]。

然而，仍需要允許在制造期間精確控制溝道長度的、改進了的、高產量、低成本的VJFET的制造方法。

發明內容

根據第一實施方案，提供了一種半導體器件，包括：

襯底層，包括第一導電類型的半導體材料；

襯底層上的漂移層，所述漂移層包括第一導電類型的半導體材料；

漂移層上的柵區，其中所述柵區包括與第一導電類型不同的第二導電類型的半導體材料；

在漂移層上并覆蓋著柵區的第一部分的第一導電類型的溝道層；以及

溝道層上的第一導電類型的源層；

其中，源層是通過在溝道層上外延生長而沉積的。

器件的漂移層可以位于包括第一導電類型的半導體材料的緩沖層上，其中該緩沖層在半導體襯底上。襯底層、漂移層、柵區和溝道層的半導體材料可以是碳化硅。第一導電類型的半導體材料可以是n型半導體材料而第二導電類型的半導體材料可以是p型半導體材料。

根據第二實施方案，提供了一種制造半導體器件的方法，包括以下步驟：

選擇性蝕刻穿過位于由與第二導電類型的不同的第一導電類型的半導體材料制成的漂移層上的由第二導電類型的半導體材料制成的柵層，以暴露漂移層的材料，其中漂移層位于半導體襯底上；