[發明專利]存儲模塊布線

無效

• 申請號: 200580044313.6
• 申請日: 2005-12-21
• 公開（公告）號: CN101088311A
• 公開（公告）日: 2007-12-12
• 發明（設計）人: J·施普里特斯馬;M·萊蒂格
• 申請（專利權）人: 英特爾公司
• 主分類號: H05K1/02
• 分類號: H05K1/02;H05K1/18;H05K1/00
• 代理公司: 永新專利商標代理有限公司
• 代理人: 王英

1、一種存儲模塊電路板，包括：

適合于耦合第一多個存儲器件的第一表面；

多條信號線；以及

耦合到所述多條信號線的命令和地址總線，其中從所述多條信號線開始對所述命令和地址總線進行布線，并且其適合于以不需要所述命令和地址總線在耦合到所述第一多個存儲器件中的至少一個存儲器件之前轉向超過大約九十度的方式耦合到所述第一多個存儲器件中的所述至少一個存儲器件。

2、如權利要求1所述的存儲模塊電路板，其中所述存儲模塊電路板是ECC存儲模塊電路板，其具有與非ECC存儲模塊電路板相同的板型。

3、如權利要求1所述的存儲模塊電路板，其中所述存儲模塊電路板是ECC存儲模塊電路板，其是可與非ECC存儲模塊電路板管腳兼容的。

4、如權利要求3所述的存儲模塊電路板，其中所述ECC存儲模塊電路板是ECC?DDR3存儲模塊電路板。

5、如權利要求1所述的存儲模塊電路板，其中所述存儲模塊電路板是DDR3存儲模塊電路板。

6、如權利要求1所述的存儲模塊電路板，其中所述存儲模塊電路板是DIMM電路板。

7、如權利要求1所述的存儲模塊電路板，其中所述存儲模塊電路板是ECC?DDR3?DIMM電路板。

8、如權利要求1所述的存儲模塊電路板，其中所述存儲模塊電路板是ECC?DDR3?DIMM電路板，其是可與非ECC?DDR3?DIMM存儲模塊電路板管腳兼容的。

9、如權利要求1所述的存儲模塊電路板，其中所述命令和地址總線從所述多條信號線向上延伸，并且隨后沿直角方向進行轉向，以耦合到所述命令和地址總線的第一分支中的所述第一多個存儲器件中的第一存儲器件。

10、如權利要求9所述的存儲模塊電路板，其中所述命令和地址總線在第二分支中從所述第一多個存儲器中的所述第一存儲器件向左延伸以耦合所述第一多個存儲器件中的至少一個其它存儲器件。

11、如權利要求10所述的存儲模塊電路板，其中所述第二分支在飛越布局中延伸。

12、如權利要求1所述的存儲模塊電路板，其中所述命令和地址總線在第二分支中從所述第一多個存儲器件中的所述第一存儲器件延伸。

13、如權利要求12所述的存儲模塊電路板，其中所述第二分在飛越布局中延伸。

14、如權利要求1所述的存儲模塊電路板，其中所述命令和地址總線在第二分支中從所述第一多個存儲器件中的所述第一存儲器件向左延伸，以耦合所述第一多個存儲器件中的至少一個其它存儲器件。

15、如權利要求14所述的存儲模塊電路板，其中所述第二分支在飛越布局中延伸。

16、如權利要求9所述的存儲模塊電路板，其中所述命令和地址總線在第二分支中從所述第一多個存儲器件中的所述第一存儲器件向左延伸，以耦合所述第一多個存儲器件中的所述其它存儲器件。

17、如權利要求16所述的存儲模塊電路板，其中所述第二分支在飛越布局中延伸。

18、如權利要求1所述的存儲模塊電路板，還包括耦合到所述第一表面的終端電阻器。

19、如權利要求1所述的存儲模塊電路板，還包括連接器。

20、如權利要求19所述的存儲模塊電路板，其中所述存儲模塊電路板是ECC存儲模塊電路板，并且所述連接器是可與非ECC存儲模塊電路板的連接器管腳兼容的。

21、如權利要求1所述的存儲模塊電路板，其中所述命令和地址總線以不需要額外通孔并提供可布線方案的方式自動翻轉。