[發(fā)明專利]非易失性存儲器擦除作業(yè)中的字線補(bǔ)償

有效

• 申請?zhí)枺?/td>: 200580041995.5
• 申請日: 2005-12-15
• 公開（公告）號: CN101095198A
• 公開（公告）日: 2007-12-26
• 發(fā)明（設(shè)計(jì)）人: 萬鈞;杰弗里·W·路特斯;龐產(chǎn)綏
• 申請（專利權(quán)）人: 桑迪士克股份有限公司
• 主分類號: G11C16/16
• 分類號: G11C16/16;G11C16/04;G11C16/34
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 劉國偉

技術(shù)領(lǐng)域

本發(fā)明一般而言涉及用于擦除非易失性存儲器裝置的半導(dǎo)體技術(shù)。

背景技術(shù)

半導(dǎo)體存儲器裝置愈來愈普遍地用于各種電子裝置中。舉例而言，非揮發(fā)性半導(dǎo)體存儲器可用于蜂窩式電話、數(shù)字?jǐn)z像機(jī)、個(gè)人數(shù)字助理、移動計(jì)算裝置、非移動計(jì)算裝置或其他裝置中。電可擦可編程唯讀存儲器(EEPROM)及快閃存儲器即是最受歡迎的非揮發(fā)性半導(dǎo)體存儲器。

快閃存儲器系統(tǒng)的一實(shí)例使用NAND結(jié)構(gòu)，其包含夾在兩個(gè)選擇柵之間以串聯(lián)形式布置的多個(gè)晶體管。所述串聯(lián)晶體管及選擇柵稱作NAND串。圖1是顯示NAND串的俯視圖。圖2是其等效電路。圖1及2中所描繪的NAND串包含夾于第一選擇柵120與第二選擇柵122之間的四個(gè)串聯(lián)晶體管100、102、104及106。選擇柵120將NAND串連接至位線126。選擇柵122將NAND串連接至源極線128。通過給選擇柵120的控制柵120CG施加適宜的電壓來控制選擇柵120。通過給選擇柵122的控制柵122CG施加適宜的電壓來控制選擇柵122。每一晶體管100、102、104及106均包含控制柵及浮柵，以形成存儲單元的柵元件。舉例而言，晶體管100具有控制柵100CG及浮柵100FG。晶體管102包括控制柵102CG及浮柵102FG。晶體管104包含控制柵104CG及浮柵104FG。晶體管106包含控制柵106CG及浮柵106FG。控制柵100CG連接至字線WL3，控制柵102CG連接至字線WL2，控制柵104CG連接至字線WL1，控制柵106CG連接至字線WL0。

應(yīng)注意，雖然圖1和圖2顯示NAND串中的四個(gè)存儲單元，但提供四個(gè)晶體管之使用僅是作為一實(shí)例。NAND串可具有少于四個(gè)存儲單元或多于四個(gè)存儲單元。舉例而言，某些NAND串將包含八個(gè)存儲單元、16個(gè)存儲單元、32個(gè)存儲單元等。本文的論述并非局限于NAND串中的任何特定數(shù)量的存儲單元。

使用NAND結(jié)構(gòu)的快閃存儲器系統(tǒng)的典型架構(gòu)將包含數(shù)個(gè)NAND串。舉例而言，圖3顯示具有更多NAND串的存儲器陣列的NAND串202、204及206。圖3的每一NAND串包含兩個(gè)選擇晶體管及四個(gè)存儲單元。舉例而言，NAND串202包含選擇晶體管220及230與存儲單元222、224、226及228。NAND串204包含選擇晶體管240及250與存儲單元242、244、246及248。每一串均通過其選擇晶體管(例如，選擇晶體管230及選擇晶體管250)連接至源極線。源極線SGS用于控制源極側(cè)選擇柵。各種NAND串均通過選擇線SGD所控制的選擇晶體管220、240而連接至相應(yīng)的位線。于其他實(shí)施例中，選擇線未必需要共用。字線WL3連接至存儲單元222及存儲單元242的控制柵。字線WL2連接至存儲單元224及存儲單元244的控制柵。字線WL1連接至存儲單元226及存儲單元246的控制柵。字線WL0連接至存儲單元228及存儲單元248的控制柵。由此可見，位線及相應(yīng)的NAND串包括所述存儲單元陣列的列。字線(WL3、WL2、WL1及WL0)包括所述陣列的行。每一字線連接所述列內(nèi)的每一存儲單元的控制柵。舉例而言，字線WL2連接至存儲單元224、244及252的控制柵。

每一存儲單元皆可存儲模擬或數(shù)字?jǐn)?shù)據(jù)。當(dāng)存儲一個(gè)位的數(shù)字?jǐn)?shù)據(jù)時(shí)，將存儲單元的可能的閾電壓范圍劃分為兩個(gè)范圍，這兩個(gè)范圍被指派給邏輯數(shù)據(jù)“1”及“0”。于NAND型快閃存儲器的實(shí)例中，在擦除存儲單元之后電壓閾值為負(fù)并定義為邏輯“1”。而在編程作業(yè)之后閾電壓為正，并定義為邏輯“0”。當(dāng)閾電壓為負(fù)并通過向控制柵施加0伏來嘗試讀取時(shí)，存儲單元將導(dǎo)通以指示正存儲邏輯1。而當(dāng)閾電壓為正且通過向控制柵施加0伏來嘗試讀取作業(yè)時(shí)，存儲單元將不會導(dǎo)通，此指示存儲邏輯0。存儲單元還可存儲多個(gè)級的信息，舉例而言，存儲多個(gè)位的數(shù)字?jǐn)?shù)據(jù)。于存儲多個(gè)級數(shù)據(jù)的情況下，可能的閾電壓范圍被劃分成數(shù)據(jù)級的數(shù)量。舉例而言，如果存儲四個(gè)級的信息，則將存在四個(gè)閾電壓范圍，其被指派給數(shù)據(jù)值“11”、“10”、“01”及“00”。于NAND型存儲器的實(shí)例中，在擦除作業(yè)之后閾電壓為負(fù)并被定義為“11”。將不同的正閾電壓用于為“10”、“01”、及“00”的狀態(tài)。

在下列美國專利/專利申請案中提供有NAND型快閃存儲器及其運(yùn)作的相關(guān)實(shí)例，全部所述美國專利/專利申請案均以引用的方式并入本文中：美國專利第5,570,315號；美國專利第5,774,397號；美國專利第6,046,935號；美國專利第6,456,528號；美國專利申請案第09/893,277號(公開號US2003/0002348)。