[發明專利]抖動減小電路和頻率合成器

無效

• 申請號: 200580040517.2
• 申請日: 2005-11-10
• 公開（公告）號: CN101065900A
• 公開（公告）日: 2007-10-31
• 發明（設計）人: 帕斯卡·菲利普
• 申請（專利權）人: 皇家飛利浦電子股份有限公司
• 主分類號: H03K5/156
• 分類號: H03K5/156;H03L7/081
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 朱進桂

技術領域

本發明涉及一種抖動減小電路和一種頻率合成器。

背景技術

用于減小脈沖序列中的相位噪聲的公知抖動減小電路包括：

-可重設的積分器，用于對脈沖序列進行積分；

-比較器，用于將已積分脈沖序列與基準電平相比較，并且用于產生具有已減小脈沖噪聲的已改進脈沖序列。

這種抖動減小電路的示例在UNDERHILL，Michael等人的WO97/30516中進行了描述。

公知的抖動減小電路連續地對脈沖序列進行積分以獲得模擬的鋸齒信號。由于使用電容器和其他電子模擬部件，該積分過程不是理想的。例如，如果在一個周期中，首先用電路I_A將電容器從電壓V_A充電到電壓V_B，然后用電流-I_A將電容器從電壓V_B放電到V_A，以產生鋸齒信號的一個齒，發生積分錯誤。事實上，將電容器從電壓V_A充電到電壓V_B所需的時間并不與將相同的電容器從電壓V_B放電到電壓V_A所需的時間嚴格相等。積分錯誤針對一個周期是較小的。然而，在公知的抖動減小電路中，積分錯誤從一個周期累積到另一個周期，使得累積的積分錯誤變得越來越重要。因此，這些抖動減小電路是不可靠的。

發明內容

因此，本發明的目的是提供一種更可靠的抖動減小電路。

本發明提供了一種包括交叉時間間隔檢測器的抖動減小電路，將所述交叉時間間隔檢測器配置用于確定已積分脈沖序列與基準電平相交期間的離散時間間隔，并且用于在兩個連續確定的離散時間間隔之間使積分器復位。

因為在連續地確定的兩個離散時間間隔之間使積分器復位，使得在以上抖動減小電路中減小了由于積分錯誤的累積導致的負面結果。事實上，使積分器復位還使已累積的積分錯誤復位，使得在前一個周期累積的積分錯誤對于隨后的周期沒有影響。積分器的這種復位不會影響抖動減小電路的性能，因為其只有當已積分脈沖序列不與基準電平相交時才發生。

其中，從屬權利要求的特征減小了抖動減小電路的制造成本。

此外，根據本發明的電路的特征包括：讀取器，用于讀取已改進脈沖序列的平均頻率，以及積分器，適合于使用已讀取值來對脈沖序列進行積分，無需計算已改進脈沖序列的平均頻率。

本發明還涉及一種包括頻率減小電路的頻率合成器，包括：

-可復位的積分器(70)，用于對脈沖序列進行積分；

-比較器(72)，將已積分的脈沖序列與基準電平進行比較，并且產生具有已減小的相位噪聲的已改進脈沖序列；

-交叉時間間隔檢測器(94)，配置用于確定已積分脈沖序列與基準電平交叉期間的離散時間間隔，并且用于在連續地確定的兩個離散時間間隔之間，對所述積分器進行復位。

本發明還涉及一種操作抖動減小電路的方法，所述抖動減小電路包括：

-可復位的積分器(70)，用于對脈沖序列進行積分；

-比較器(72)，將已積分的脈沖序列與基準電平進行比較，并且產生具有已減小的相位噪聲的已改進脈沖序列；

-交叉時間間隔檢測器(94)，配置用于確定已積分脈沖序列與基準電平交叉期間的離散時間間隔，并且用于在連續地確定的兩個離散時間間隔之間，對所述積分器進行復位。

根據以下描述、附圖和所附權利要求，本發明的這些和其他方面將是顯而易見的。

附圖說明

圖1是包括抖動減小電路的頻率合成器的示意圖；

圖2是在圖1的電路中使用的δ-σ調制器的示意圖；

圖3是在圖1的電路中使用的交叉間隔檢測器的示意圖；

圖4是在圖1的電路中使用的模擬數字線性內插器(digital-to-analog?linear?interpolator)的示意圖；

圖5是減小輸入脈沖序列中的相位噪聲的方法的流程圖；

圖6和圖7是在圖1的電路中出現的不同信號的時序圖；以及

圖8是示出了圖4的線性內插的草圖。

具體實施方式

圖1示出了具有與抖動減少電路6相連的頻率發生器4的頻率合成器2。

頻率發生器4產生受到相位噪聲的脈沖序列S_out。相位噪聲也稱作時間抖動。

發生器4包括延遲鎖定回路(DLL)10，與分數乘法電路12相連以產生序列S_out。