[發明專利]半導體器件及其形成方法

在審

• 申請號: 201810769212.4
• 申請日: 2018-07-13
• 公開（公告）號: CN110718454A
• 公開（公告）日: 2020-01-21
• 發明（設計）人: 陸毅;肖長永;林藝輝;張琴;王華;呼翔;朱小娜;江瀅
• 申請（專利權）人: 中芯國際集成電路制造(北京)有限公司;中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/265
• 分類號: H01L21/265;H01L21/336;H01L29/78
• 代理公司: 11227 北京集佳知識產權代理有限公司
• 代理人: 薛異榮;吳敏

一種半導體器件及其形成方法，方法包括：提供基底；形成柵極結構、源漏摻雜層和介質層，柵極結構位于基底上，源漏摻雜層位于柵極結構兩側的基底中，介質層位于基底、源漏摻雜層和柵極結構上；在柵極結構的整個頂部表面形成阻擋層，阻擋層被所述介質層覆蓋；之后，在柵極結構兩側的介質層中分別形成第一通孔，第一通孔位于源漏摻雜層上；之后，在柵極結構上形成貫穿介質層的第二通孔，且第二通孔暴露出所述阻擋層；之后，對第一通孔底部的源漏摻雜層的表面進行非晶化離子注入；之后，去除第二通孔底部的阻擋層；之后，采用金屬硅化工藝在源漏摻雜層的表面形成金屬硅化物層。所述方法提高了半導體器件的性能。

技術領域

本發明涉及半導體制造領域，尤其涉及一種半導體器件及其形成方法。

背景技術

MOS(金屬-氧化物-半導體)晶體管，是現代集成電路中最重要的元件之一。MOS晶體管的基本結構包括：半導體襯底；位于半導體襯底表面的柵極結構，所述柵極結構包括：位于半導體襯底表面的柵介質層以及位于柵介質層表面的柵電極層；位于柵極結構兩側半導體襯底中的源漏摻雜區。

MOS晶體管的工作原理是：在柵極結構施加電壓，通過調節柵極結構底部溝道的電流來產生開關信號。

然而，現有技術中MOS晶體管構成的半導體器件的性能仍有待提高。

發明內容

本發明解決的問題是提供一種半導體器件及其形成方法，以提高半導體器件的性能。

為解決上述問題，本發明提供一種半導體器件的形成方法，包括：提供基底；形成柵極結構、源漏摻雜層和介質層，所述柵極結構位于基底上，源漏摻雜層位于柵極結構兩側的基底中，介質層位于基底、源漏摻雜層和柵極結構上；在柵極結構的整個頂部表面形成阻擋層，所述阻擋層被所述介質層覆蓋；形成阻擋層后，在柵極結構兩側的介質層中分別形成第一通孔，第一通孔位于源漏摻雜層上；形成第一通孔后，在柵極結構上形成貫穿介質層的第二通孔，且第二通孔暴露出所述阻擋層；形成第二通孔和阻擋層后，對第一通孔底部的源漏摻雜層的表面進行非晶化離子注入；進行所述非晶化離子注入后，去除第二通孔底部的阻擋層；去除第二通孔底部的阻擋層后，采用金屬硅化工藝在源漏摻雜層的表面形成金屬硅化物層。

可選的，所述阻擋層的材料和介質層的材料不同；所述阻擋層的材料包括SiN、SiOCN、SiBCN或SiCN。

可選的，所述阻擋層的厚度為3納米～5納米。

可選的，所述介質層包括第一層間介質層和第二層間介質層；形成所述柵極結構、源漏摻雜層和介質層的方法包括：在所述基底上形成偽柵極結構；在偽柵極結構兩側的基底中分別形成源漏摻雜層；在基底、偽柵極結構和源漏摻雜層上形成第一層間介質層，第一層間介質層覆蓋偽柵極結構的側壁且暴露出偽柵極結構的頂部表面；形成第一層間介質層后，去除偽柵極結構，在第一層間介質層中形成柵開口；在所述柵開口中形成柵極結構；在柵極結構和第一層間介質層上形成第二層間介質層；在形成第二層間介質層之前形成所述阻擋層，所述第二層間介質層還位于阻擋層上。

可選的，所述柵極結構的頂部表面和第一層間介質層的頂部表面齊平；所述阻擋層位于第一層間介質層和所述柵極結構的頂部表面；所述第一通孔還貫穿源漏摻雜層上的阻擋層；形成所述阻擋層的工藝為沉積工藝。

可選的，所述柵極結構的頂部表面低于第一層間介質層的頂部表面；所述阻擋層僅位于柵極結構的頂部表面；形成所述柵極結構之后，在所述柵開口中形成阻擋層。

可選的，形成所述阻擋層的方法包括：在所述柵開口中以及第一層間介質層上形成阻擋材料層；平坦化所述阻擋材料層直至暴露出第一層間介質層的表面，形成所述阻擋層。

可選的，所述非晶化離子注入所注入的離子包括鍺離子。