[發明專利]可編程邏輯電路裝置和可編程邏輯電路重配置方法無效
| 申請號： | 200510066820.1 | 申請日： | 2005-04-26 |
| 公開（公告）號： | CN1725642A | 公開（公告）日： | 2006-01-25 |
| 發明（設計）人： | 菅野伸一;樽家昌也;大根田拓;小川陸 | 申請（專利權）人： | 株式會社東芝 |
| 主分類號： | H03K19/173 | 分類號： | H03K19/173 |
| 代理公司： | 中國國際貿易促進委員會專利商標事務所 | 代理人： | 李德山 |
| 地址： | 日本*** | 國省代碼： | 日本;JP |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 可編程 邏輯電路 裝置 配置 方法 | ||
【權利要求書】：
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于株式會社東芝，未經株式會社東芝許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200510066820.1/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：一種矩陣式中、高壓變頻電源
- 下一篇：一種治療足癬外用藥物的制作方法
