[發明專利]處理涵蓋跨越指令高速線的分支目標地址高速區的分支的裝置及方法

有效

• 申請號: 02107138.1
• 申請日: 2002-03-11
• 公開（公告）號: CN1369780A
• 公開（公告）日: 2002-09-18
• 發明（設計）人: 布蘭特;比恩;G·葛蘭;亨利;湯瑪斯C·麥當勞
• 申請（專利權）人: 智權第一公司
• 主分類號: G06F9/42
• 分類號: G06F9/42;G06F12/02
• 代理公司: 北京集佳專利商標事務所
• 代理人: 王學強

1.一種在具有指令高速緩存的微處理器中的分支控制裝置，耦接至一地址總線，用以將多個高速線送至一指令緩沖器，其特征是，該裝置包括：

一分支指令之一目標地址，該目標地址是由一分支目標地址高速緩存所送出；

一涵蓋信號，是由該分支目標地址高速緩存所送出，用以表示該分支指令是否涵蓋跨越一第一高速線及一第二高速線；以及

一地址緩存器，耦接至該分支目標地址高速緩存，用以儲存該目標地址；

其中當該涵蓋信號表示該分支指令涵蓋跨越該第一高速線及該第二高速線時，該地址緩存器會將該地址總線上的該目標地址送到該指令高速緩存，用以選擇一第三高速線，該第三高速線包含該分支指令的一目標指令。

2.如權利要求1所述的在具有指令高速緩存的微處理器中的分支控制裝置，其特征是，在用于該第二高速線的一提取地址送到該地址總線上之后，該地址緩存器會送出該地址總線上的該目標指令。

3.如權利要求2所述的在具有指令高速緩存的微處理器中的分支控制裝置，其特征是，該分支目標地址高速緩存耦接至該地址總線，其中該分支目標地址高速緩存響應于該地址總線上所送出的一提取地址，而送出該目標地址。

4.如權利要求3所述的在具有指令高速緩存的微處理器中的分支控制裝置，其特征是，該分支目標地址高速緩存響應于該第一高速線的一提取地址，而送出該目標地址。

5.如權利要求4所述的在具有指令高速緩存的微處理器中的分支控制裝置，其特征是，該第一高速線包含該分支指令的一第一部份。

6.如權利要求2所述的在具有指令高速緩存的微處理器中的分支控制裝置，更包括：

一占滿信號，耦接至該指令緩沖器，用以表示該指令緩沖器是否占滿。

7.如權利要求6所述的在具有指令高速緩存的微處理器中的分支控制裝置，其特征是，只有當該占滿信號表示該指令緩沖器不為占滿時，該地址緩存器才會將該目標地址送到該指令高速緩存。

8.如權利要求6所述的在具有指令高速緩存的微處理器中的分支控制裝置，更包括：

一備份緩存器，耦接至該地址總線，當該指令高速緩存送出儲存于該指令緩沖器中的該第二高速線時，如果該占滿信號表示該指令緩沖器為占滿，用以儲存該第二高速線的該提取地址。

9.如權利要求8所述的在具有指令高速緩存的微處理器中的分支控制裝置，其特征是，如果該占滿信號表示該指令緩沖器不再為占滿，該備份緩存器會送出該地址總線上的該第二高速線的該提取地址。

10.如權利要求1所述的在具有指令高速緩存的微處理器中的分支控制裝置，其特征是，當該第二高速線的一提取地址誤失于該指令高速緩存中時，在該第二高速線儲存于該指令緩沖器之后，該地址緩存器會將該目標地址送到該指令高速緩存。

11.如權利要求1所述的在具有指令高速緩存的微處理器中的分支控制裝置，其特征是，當該第二高速線的一提取地址擊入該指令高速緩存中時，該地址緩存器會將該目標地址送到該指令高速緩存。

12.一種具有管線的微處理器，其特征是，包括：

一指令高速緩存，耦接至一地址總線，所組成是用以接收用于選擇一第一高速線的一第一提取地址；

一分支目標地址高速緩存，耦接至該地址總線，用以送出用于表示一分支指令是否涵蓋超過該第一高速線的一涵蓋指針；

一地址緩存器，耦接至該分支目標地址高速緩存，用以儲存該分支指令的一目標地址，由該分支目標地址高速緩存所送出的該目標地址；

一多任務器，耦接至該分支目標地址高速緩存，當該涵蓋指針為真時，用以選擇用于該地址總線上的一第二提取地址，該第二提取地址選擇包含涵蓋超過該第一高速線的該分支指令的一部份的一第二高速線；

其中在選擇用于該地址總線上的該第二提取地址之后，該多任務器會自該地址緩存器選擇用于該地址總線上的該目標地址。

13.如權利要求12所述的具有管線的微處理器，其特征是，該多任務器在選擇該第一提取地址之后，會選擇該第二提取地址。