[發明專利]清除FAMOS存儲單元及相應存儲單元的方法

無效

• 申請號: 02105498.3
• 申請日: 2002-04-05
• 公開（公告）號: CN1388575A
• 公開（公告）日: 2003-01-01
• 發明（設計）人: 里夏爾·富爾內爾;西里爾·德雷;德尼埃爾·卡斯帕
• 申請（專利權）人: ST微電子公司
• 主分類號: H01L21/82
• 分類號: H01L21/82
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 戎志敏

技術領域

本發明涉及集成電路，更詳細地講，涉及基于FAMOS晶體管的FAMOS存儲器單元或存儲點。

背景技術

FAMOS(浮置柵雪崩注入式MOS)使用單柵極隔離的(即不進行電氣連接的)PMOS晶體管實現的存儲點。

因此，單柵極是浮置的。

存儲點可在不為生產PMOS晶體管的基本技術流程增加額外步驟的情況下獲得。不像其他的存儲點，如具有浮置柵和控制柵的FLASH，EPROM或EEPROM存儲點，FAMOS存儲單元只有一個浮置柵。

目前，用電氣的方式清除FAMOS存儲點是不可能的，必須使用紫外輻射。因此，這種類型的存儲點目前更多地是作為一次可編程(OTP)存儲器來使用。

發明內容

本發明的目的在于避免用紫外輻射清除，以便FAMOS存儲單元能被編程并可清除幾次，并能隨意地把包括具有單浮置柵的PMOS晶體管的存儲單元集成到集成電路中。

為實現這一目的，本發明提出以電氣方式清除FAMOS存儲器單元。

因此，本發明與現有技術不同，FAMOS存儲單元能夠被用作非易失性EEPROM或閃存單元。

在本發明的一個實施例中，無論PMOS晶體管的源極與漏極上的電壓如何，只要向基片施加比施加到源極與漏極上的電壓中的較低的電壓至少高4伏的電壓，存儲單元就能被清除。但是，基片電壓必須維持在預定的限制電壓以下，高于限制電壓存儲單元就會被毀壞。

例如，預定的限制電壓是基片/源極與基片/漏極二極管的擊穿電壓。

當然，超過之后單元即會被毀的預定的限制電壓是所用技術的功能。目前，這一預定的限制電壓被設置為10伏左右。

為有利于降低清除存儲單元所用的時間，可把至少比施加于源極與漏極上的電壓中較低的電壓高6伏的電壓施加于基片上。

例如，為獲得數量級為1分鐘的清除時間，可施加數量級為7至8伏的基片電壓。

相同的電壓可被施加于源極與漏極。但是，降低清除時間的另一種方法是在源極與漏極之間施加非零的正壓差。

既然如此，在某些應用中，源電壓與漏電壓間的差值最好保持低于預定閥值，以免存儲單元處于中間電氣狀態。

例如，低于2伏的預定閥值，比如說1伏數量級的壓差就有利于應用。

除此之外，在源極與漏極間施加可變的壓差是同樣可行的。例如，在清除階段的起點，可在源極與漏極間施加正壓差，以便更快地啟動清除，然后在源極與漏極間施加零壓差，以免存儲單元處于中間電氣狀態。

無論存儲單元的PMOS晶體管如何組構，本發明的存儲單元均可以電氣方式清除。這樣，PMOS晶體管就可具常規的線性結構或者包括位于中心位置由柵極圍繞的電極和外圍電極的環狀結構。

對于某些類型的處理，與線性結構相比，環狀結構能夠通過降低必要的清除時間而使清除更為高效。

本發明還提供了包括FAMOS存儲單元的存儲器件。根據本發明的一個特征，存儲單元是可以電氣方式清除的。

在本發明的一個實施例中，單元包括在半導體基片上形成的PMOS晶體管，并且器件包括清除裝置，適合于向基片提供比施加于源極與漏極上的電壓中較低的電壓至少高4伏的，并且提供在超過之后就會使單元被毀的預定的閥值電壓低的電壓。

在本發明的一個優選的實施例中，清除裝置適合于向基片提供比適加于源極與漏極的電壓中較低的電壓至少高6V的電壓。

為有利地降低清除時間，清除裝置適于在源極與漏極之間施加非零的正壓差，最好小于預定的閥值電壓，例如數量級為1伏。

根據本發明的存儲設備，作為所用的操作模式的函數，還包括適于把數據寫入存儲單元的編程裝置；讀取裝置，適于讀取存儲單元的內容；控制裝置，適于有選擇地把編程、讀取與清除裝置和存儲單元連接起來。

設備可包括多個電可清除的FAMOS存儲單元，例如存儲板可用按橫行和縱行組織的存儲單元矩陣來構成。

本發明還提供了包括如上面所定義的存儲器件的集成電路。

附圖說明

通過參照附圖對本發明的非限定性的實施例進行的詳細描述，本發明的其他優點與特色將會一目了然，其中：

圖1以圖形的方式給出了本發明FAMOS存儲單元的第一實施例；

圖2以圖形的方式給出了清除本發明存儲單元的一種方法；

圖3以圖形方式給出了本發明的存儲單元實施編程與讀取的一種方法；

圖4以圖形的方式給出了包括本發明的存儲單元的集成電路的實施例，以及清除，編程和讀取單元的各種方法；