[發明專利]噴墨頭芯片無效
| 申請號: | 01112133.5 | 申請日: | 2001-03-26 |
| 公開(公告)號: | CN1376580A | 公開(公告)日: | 2002-10-30 |
| 發明(設計)人: | 林富山;周沁怡;張英倫 | 申請(專利權)人: | 研能科技股份有限公司 |
| 主分類號: | B41J2/14 | 分類號: | B41J2/14 |
| 代理公司: | 上海專利商標事務所 | 代理人: | 任永武 |
| 地址: | 臺灣省新竹市*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 噴墨 芯片 | ||
本發明有關一種噴墨頭芯片。
在現有的芯片結構中,如圖1所示的大型集成電路(LSI)制造工藝,是先在芯片硅基材上以SiO2形成一層熱障層薄膜,之后再以濺鍍的方式先后鍍上電阻層(TaAl)與導電層(Al),并以黃光及蝕刻的制造工藝限定所需尺寸,之后再以濺鍍裝置或化學氣相沉積(CVD)裝置鍍上保護層(Si3N4/SiC),在此一制作方式中,因導電層與電阻層為上下兩層,在限定尺寸時會因侵蝕效應而形成斜度,故保護層在導電層與電阻層交界處會形成階梯(Step)現象,如圖2中圓圈處所示;此種階梯現象在后續進行的保護層形成時易造成應力集中、階梯覆蓋(Step?Coverage)不良或結構松散等狀況。而噴墨頭芯片的制作上也有相同的情況,在美國專利案第4,809,428號中所揭示的噴墨頭薄膜制法中也顯示出階梯現象依然存在,由圖3與圖4所示,可得知噴墨頭芯片薄膜在制造時導電層20、22與電阻層34間仍存在著階梯現象;而噴墨頭在列印時,加熱板接觸的電阻層需承受高電流、高溫、機械沖擊及化學侵蝕的環境,在此狀況下,保護層極易在階梯部份產生裂縫或孔洞,進而造成破裂,使匣體內墨水滲入芯片薄膜的電阻層與導電層,造成元件損壞的現象發生。
本發明的目的在于提供一種噴墨頭芯片,在噴墨頭芯片制造時以同時加工的方式將芯片的電阻層與導電層設定于同一層材料上,使其在限定尺寸時不會產生斜度,進而在鍍上保護層時能消除階梯現象。
為實現上述目的,本發明的噴墨頭芯片,其特點是:在基板上形成一熱障層,于所述熱障層上為一電阻材質的多晶硅層,所述多晶硅層分為二區域,第一區域為預計形成加熱板的電阻區(層),而第二區域為多晶硅層通過摻雜(Doping)后所形成的第一導電區(層),第一導電區(層)與電阻區(層)均由同一多晶硅層所形成,兩者呈平整共存相接態;于芯片的第一導電區(層)與電阻區(層)的共存層上形成有保護層。
本發明的結構特點是在于芯片硅基板上形成一層熱障層薄膜后,以化學氣相沉積(CVD)或其他加工方式形成一層為電阻材質的多晶硅(PolycrystallineSilicon)材質,在多晶硅層上以光阻遮蔽電阻區所需的部份并限定其尺寸,再以離子植入或擴散或其他方式對導電區進行摻雜(Doping)以提高其導電性,使電阻區與導電區同時形成,且位于同一層,這樣即沒有階梯現象產生。相應地本發明的制造程序包括下述的步驟:(1)形成一熱障層于一基板上;(2)形成一為電阻材質的多晶硅層于所述熱障層上;(3)以黃光及蝕刻方式厘定多晶硅層所需的尺寸;(4)以光阻將多晶硅層上預計形成加熱板的電阻區(層)部位遮蔽,而對其他未遮蔽部位的多晶硅層進行摻雜,使之成為第一導電區(層),第一導電區(層)與電阻區(層)由同一多晶硅層所形成因而兩者呈平整共存相接態;(5)在芯片的第一導電區(層)與電阻區(層)的共生層上形成保護層;(6)使用介層通孔(VIA?Hole)技術在保護層上以黃光、蝕刻的方式將VIA限定出來;(7)以濺鍍或其他方式形成接著層(Ta)與第二導電層(Au);(8)以黃光、蝕刻的方式限定所需尺寸,完成整個制造程序。
在本發明的噴墨頭芯片中,所述基板為一硅基板,所述熱障層是采用氧化技術形成于所述硅基板上,它為一二氧化硅(SiO2)層。
在本發明的噴墨頭芯片中,于所述熱障層上,通過CVD或其他加工方式形成有一層為電阻材質的多晶硅,此多晶硅層具有可通過摻雜(Doping)作用使荷電粒子增加而降低電阻率,而能成為具有導電材料的特性,以將部份本體加工成導電層;通過黃光及蝕刻方式限定多晶硅層所需的尺寸,并以光阻將多晶硅層上需預計形成加熱板的電阻區(層)部位遮蔽,而對其他未遮蔽部位的多晶硅層進行摻雜,使之成為第一導電區(層),第一導電區(層)與電阻區(層)由同一多晶硅層所形成,兩者呈平整共存相接態。
在本發明的噴墨頭芯片中,在多晶硅層的第一導電區(層)與電阻區(層)的共存層上形成有保護層,所述保護層是以CVD或濺鍍等方式形成,它可為一氮化硅(Si3N4)層、一碳化硅(SiC)層、一鉭(Ta)層或它們的混合層。
在本發明的噴墨頭芯片中,在保護層上使用介層通孔(VIAHole)技術,以黃光、蝕刻的方式將VIA限定出來;于保護層上形成有接著層與導電層,所述接著層與第二導電層是以濺鍍或其他方式形成,所述接著層可為一鉭(Ta)層,而所述第二導電層可為一金(Au)層,最后再以黃光、蝕刻的方式限定所需尺寸以完成整個制造程序。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于研能科技股份有限公司,未經研能科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/01112133.5/2.html,轉載請聲明來源鉆瓜專利網。





