[發(fā)明專利]具有漏極延伸區(qū)的橫向薄膜硅絕緣體(SOI)PMOS器件

有效

• 申請?zhí)枺?/td>: 00801827.8
• 申請日: 2000-08-07
• 公開（公告）號: CN1321340A
• 公開（公告）日: 2001-11-07
• 發(fā)明（設(shè)計）人: T·萊塔維克;M·辛普森
• 申請（專利權(quán)）人: 皇家菲利浦電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/786
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 梁永

本發(fā)明所屬的技術(shù)領(lǐng)域是半導體絕緣體(SOI)器件，具體涉及適用于高電壓用途的橫向SOI?PMOS器件。在制造高電壓功率器件中，通常必須在例如擊穿電壓、尺寸、“接通”電阻和制造簡易性和可靠性方面上取得折衷和平衡。改進一個參數(shù)例如擊穿電壓常常會導致其他參數(shù)例如“接通”電阻的降低。理想上，這種器件最好在所有方面都具有優(yōu)良的特性，且其工作和制造缺陷最小。

橫向薄膜SOI器件的一個特別優(yōu)選的形式包括：半導體基片，在半導體基片上的埋入絕緣層以及在埋入絕緣層上的半導體表面層中的橫向晶體管器件，該晶體管器件例如MOSFET包括在埋入絕緣層上的半導體表面層，并且具有：形成在對著第一導電型體區(qū)域的第二導電型體區(qū)域中的第一導電型源區(qū)域；在體區(qū)域的溝道區(qū)上方且與之絕緣的絕緣門電極；第一導電型橫向漂移區(qū)；以及通過漂移區(qū)與溝道區(qū)橫向隔開的第一導電型漏極區(qū)域。

在圖1中顯示出這種類型的器件，該圖為與本申請共同轉(zhuǎn)讓的并在這里被引用作為參考的相關(guān)的美國專利Nos.5246870(涉及方法)和5412241(涉及器件)所共有。上述專利的在圖1中所示的器件是一種具有多方面特性的橫向SOIPMOS器件，例如一種具有線性橫向摻雜區(qū)和覆蓋在上面的場電極的壓縮的SOI層，以提高運行。一般來說，該器件是一種n溝道或NMOS晶體管，具有n型源區(qū)域和漏區(qū)域，它是采用一種被稱作NMOS技術(shù)制成的。

雖然在薄膜SOI器件方面的趨勢朝著具有壓縮的SOI層的方向發(fā)展，但是對于未壓縮的器件如在美國專利No.5300448中所示的器件而言具有某些優(yōu)點，如簡易性，易于制造和更低的結(jié)構(gòu)成本，該專利是和本申請一起被共同轉(zhuǎn)讓的并且在這里被引用作為參考。

雖然上述類型的器件通常是采用如上所述的NMOS技術(shù)制成的n溝道器件，但是最好能實現(xiàn)采用標準技術(shù)的p溝道或PMOS高電壓晶體管。在美國專利No.5710451中顯示出實現(xiàn)這個的一種方法，該專利同樣是和本申請一起被共同轉(zhuǎn)讓的并在這里被引用作為參考。然而，在該參考文獻中所示的結(jié)構(gòu)需要半導體聯(lián)接區(qū)域，因此制造更復雜且昂貴，并且只在特定的工作模式中才能被用作PMOS晶體管。

因此，很顯然為了提高功率半導體器件的性能，已經(jīng)采用了許多技術(shù)和方法，并且一直在努力以獲得這些參數(shù)如擊穿電壓、尺寸、電流負載能力和制造簡易性的更接近的最佳組合。雖然上述結(jié)構(gòu)都能在器件性能方面提供不同程度的改進，但是沒有一種器件或結(jié)構(gòu)能完全優(yōu)化所有的針對高電壓高電流工作的設(shè)計要求，并且能靈活地制造出PMOS以及NMOS器件。

因此，最好具有一種能夠在高電壓高電流環(huán)境下具有高性能的晶體管器件結(jié)構(gòu)，并且具有能夠采用普通技術(shù)實現(xiàn)PMOS結(jié)構(gòu)的相對簡單且經(jīng)濟的設(shè)計。

因此本發(fā)明的一個目的在于提供一種能夠在高電壓高電流環(huán)境下具有高性能的晶體管器件結(jié)構(gòu)。本發(fā)明還有一個目的在于提供這樣一種晶體管器件結(jié)構(gòu)，其中PMOS器件可以采用普通的技術(shù)來簡單而又經(jīng)濟地生產(chǎn)。

根據(jù)本發(fā)明，這些目的可以在上述類型的橫向薄膜SOI?PMOS器件結(jié)構(gòu)中實現(xiàn)，其中橫向漂移區(qū)設(shè)有線性分級的電荷分布，這樣在橫向漂移區(qū)中的摻雜級沿著從漏極區(qū)域朝著源區(qū)域的方向增加，并且其中表面鄰接的p型導電型漏極延伸區(qū)域設(shè)在漂移區(qū)中并且從漏極區(qū)域延伸到源區(qū)域附近，但是沒有與源區(qū)域直接接觸。

在本發(fā)明的優(yōu)選實施方案中，電介質(zhì)層設(shè)在漂移區(qū)域上方，并且導電場電極設(shè)在電介質(zhì)層上以及在漂移區(qū)域的至少一部分上方。

在本發(fā)明的另一個優(yōu)選實施方案中，導電場電極與PMOS器件的源區(qū)域聯(lián)接。

符合根據(jù)本發(fā)明的橫向薄膜SOI?PMOS器件提供的顯著的改進之處在于，使得這些器件適用于在高電壓高電流的環(huán)境下以及在特別高的擊穿電壓的情況下工作的令人滿意的性能特性的組合，本發(fā)明的器件能夠采用普通技術(shù)在能夠?qū)嵤㏄MOS結(jié)構(gòu)的相對簡單而又經(jīng)濟的設(shè)計中實現(xiàn)。

本發(fā)明的這些和其它方面將參照下面所述的實施方案來闡明并變得更加清楚。

參照以下說明書并結(jié)合附圖來閱讀將可以更加徹底地理解本發(fā)明，其中：

圖1顯示出根據(jù)本發(fā)明優(yōu)選的實施方案的橫向薄膜SOI?PMOS器件的簡化的剖視圖；

圖2顯示出根據(jù)本發(fā)明另一個優(yōu)選的實施方案的橫向薄膜SOI?PMOS器件的簡化的剖視圖。

圖中，具有相同導電型的半導體區(qū)域在這些剖視圖中被顯示出沿著相同方向畫有陰影線，并且應該理解的是這些圖不是按比例畫的。