[發(fā)明專利]用各種數(shù)據(jù)處理器進(jìn)行數(shù)據(jù)處理

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 00800935.X
• 申請(qǐng)日: 2000-03-09
• 公開(kāi)（公告）號(hào): CN1306643A
• 公開(kāi)（公告）日: 2001-08-01
• 發(fā)明（設(shè)計(jì)）人: M·杜蘭頓;L·格斯林;V·維爾;B·布魯
• 申請(qǐng)（專利權(quán)）人: 皇家菲利浦電子有限公司
• 主分類號(hào): G06F9/50
• 分類號(hào): G06F9/50;G06F15/80
• 代理公司: 中國(guó)專利代理(香港)有限公司
• 代理人: 吳立明,傅康

本發(fā)明涉及數(shù)據(jù)處理的裝置，它包括各種數(shù)據(jù)處理器和將輸入的數(shù)據(jù)加給數(shù)據(jù)處理器并將從數(shù)據(jù)處理器輸出的數(shù)據(jù)存儲(chǔ)起來(lái)的存儲(chǔ)器結(jié)構(gòu)。這種數(shù)據(jù)處理裝置可用于，例如，多媒體產(chǎn)品。

EP-A-0,373,714描述了有多個(gè)并行操作的處理器部件的數(shù)據(jù)處理器。連接網(wǎng)絡(luò)將數(shù)據(jù)處理器的輸出連接到它的輸入端。該連接網(wǎng)絡(luò)包含下列部件：一個(gè)或多個(gè)閂開(kāi)關(guān)(cross-bar?switch)和一個(gè)或多個(gè)思洛(silo)陣列。形成串行連接，其中這些部件用至少三個(gè)元件連續(xù)地交替排列。

本發(fā)明的目的是使數(shù)據(jù)處理裝置能有更大的通用性(如開(kāi)始那一段所定義的那樣)。

本發(fā)明考慮了如下方面情況。假定數(shù)據(jù)處理裝置用下面方式處理數(shù)據(jù)。第一數(shù)據(jù)處理器處理數(shù)據(jù)以便獲得處理過(guò)的數(shù)據(jù)，它被寫入存儲(chǔ)器結(jié)構(gòu)。隨后，第二數(shù)據(jù)處理器讀處理過(guò)的數(shù)據(jù)；處理它以便獲得二次處理過(guò)的數(shù)據(jù)并寫入存儲(chǔ)器裝置，等等。即，數(shù)據(jù)處理器形成一個(gè)數(shù)據(jù)處理鏈。存儲(chǔ)器裝置則在數(shù)據(jù)處理鏈中的兩個(gè)連續(xù)的數(shù)據(jù)處理器間提供緩沖的存儲(chǔ)容量。

數(shù)據(jù)處理(如在前面描述的那樣)涉及潛在的同步問(wèn)題。數(shù)據(jù)處理器可能要求來(lái)自存儲(chǔ)器裝置的數(shù)據(jù)，而該數(shù)據(jù)尚未被數(shù)據(jù)處理鏈中的前面數(shù)據(jù)處理器寫入該存儲(chǔ)器裝置。同步問(wèn)題是由于各種數(shù)據(jù)處理器的處理延遲造成的，或由于不同的處理速度造成的，或兩者都有。

在背景技術(shù)中，同步問(wèn)題明顯涉及下面方式。給每個(gè)數(shù)據(jù)處理器作這樣的編程：使它考慮到前面數(shù)據(jù)處理器的處理延遲量和處理速度。即，數(shù)據(jù)處理器的編程包括與前面數(shù)據(jù)處理器中的數(shù)據(jù)處理相關(guān)的數(shù)據(jù)處理器中正確數(shù)據(jù)處理時(shí)序。

對(duì)同步問(wèn)題的這種解決辦法(如前面所述)有下面的缺點(diǎn)。假定需要不同的數(shù)據(jù)處理鏈。這意味著數(shù)據(jù)處理器處理數(shù)據(jù)的順序需要改變或一個(gè)或多個(gè)數(shù)據(jù)處理器需要執(zhí)行不同類型的處理或兩者。在這種情況下，一個(gè)或多個(gè)數(shù)據(jù)處理器的處理延遲將改變或一個(gè)或多個(gè)數(shù)據(jù)處理器的處理速度將改變或兩者都改變。結(jié)果是，為了避開(kāi)同步問(wèn)題，將需要給幾乎每個(gè)數(shù)據(jù)處理器重新編程。一般這種重新編程是非常復(fù)雜的，因?yàn)橐粋€(gè)數(shù)據(jù)處理器必須考慮其他各個(gè)數(shù)據(jù)處理器的處理延遲和處理速度。即便只有一個(gè)數(shù)據(jù)處理器在執(zhí)行不同的數(shù)據(jù)處理，這種情況也存在。因此，背景技術(shù)的數(shù)據(jù)處理裝置不太適合于實(shí)現(xiàn)不同的數(shù)據(jù)處理鏈因?yàn)樗枰容^復(fù)雜的軟件。

按照本發(fā)明，數(shù)據(jù)處理裝置(如開(kāi)頭那一段定義的那樣)用下面方式控制。交替執(zhí)行配置步驟和處理步驟。在配置步驟中，數(shù)據(jù)處理裝置配置成使各個(gè)不同的數(shù)據(jù)處理器處理存放在存儲(chǔ)器結(jié)構(gòu)中的不同數(shù)據(jù)塊。在處理步驟中，數(shù)據(jù)塊實(shí)際被處理而當(dāng)數(shù)據(jù)處理器處理了它的數(shù)據(jù)塊時(shí)它就停止。

因此，按照本發(fā)明可防止出現(xiàn)在數(shù)據(jù)處理器處理數(shù)據(jù)時(shí)，一個(gè)數(shù)據(jù)處理器要求來(lái)自另一個(gè)數(shù)據(jù)處理器尚未寫入該存儲(chǔ)器結(jié)構(gòu)的數(shù)據(jù)。因而，解決了同步問(wèn)題。而且，數(shù)據(jù)處理器處理數(shù)據(jù)時(shí)，一個(gè)數(shù)據(jù)處理器不需要知道其他數(shù)據(jù)處理器的處理延遲和處理速度。結(jié)果是，如果數(shù)據(jù)處理器處理數(shù)據(jù)的順序改變了，將不需要因?yàn)橥降脑蛑匦戮幹茙缀跛袛?shù)據(jù)處理器的程序。再者，如果某個(gè)數(shù)據(jù)處理器要執(zhí)行不同類型的處理而重新編程時(shí)，也不需要給各種其他的數(shù)據(jù)處理器重新編程。因此，按照本發(fā)明的數(shù)據(jù)處理裝置能夠?qū)崿F(xiàn)不同的數(shù)據(jù)處理鏈而不需要比較復(fù)雜的軟件。所以，本發(fā)明提供較大的通用性。

本發(fā)明和附加特性(這些可有選擇地用來(lái)實(shí)施本發(fā)明以達(dá)到某種好處)是明顯的并參照此后描述的附圖作了說(shuō)明。

圖1是一幅原理圖，說(shuō)明了本發(fā)明的基本特性，如權(quán)利要求1要求的那樣。

圖2和3是原理圖，分別說(shuō)明了附加特性(如權(quán)利要求2和3要求的那樣)。

圖4是一幅框圖，按照本發(fā)明說(shuō)明數(shù)據(jù)處理裝置舉例。

圖5是一個(gè)表，說(shuō)明圖3說(shuō)明的數(shù)據(jù)處理裝置中數(shù)據(jù)流通舉例。

圖6是一幅框圖，用圖說(shuō)明圖4中說(shuō)明的數(shù)據(jù)處理裝置中的控制寄存器舉例。

圖7是一幅流程圖，用圖說(shuō)明圖4中說(shuō)明的數(shù)據(jù)處理裝置操作的方法。

圖8是一幅時(shí)序圖，用圖說(shuō)明與圖7說(shuō)明的方法有關(guān)的信號(hào)。

圖9是一幅框圖，用圖說(shuō)明圖4中說(shuō)明的數(shù)據(jù)處理裝置中存儲(chǔ)器塊的舉例。

圖10是一幅二進(jìn)制字圖，用圖說(shuō)明圖9中說(shuō)明的存儲(chǔ)器塊的讀存儲(chǔ)器控制字。

首先，對(duì)一些標(biāo)號(hào)進(jìn)行說(shuō)明。所有附圖中類似的項(xiàng)用一致的字母代碼標(biāo)注。各個(gè)類似的項(xiàng)可示在一個(gè)單一附圖中。在那種情況下，給該字母代碼增加數(shù)字以便類似的項(xiàng)彼此區(qū)分開(kāi)來(lái)。如果類似項(xiàng)的數(shù)字是一個(gè)運(yùn)行參數(shù)則該數(shù)字將在括號(hào)間。在說(shuō)明和權(quán)利要求中，如果適宜可省略標(biāo)號(hào)中的任何數(shù)字。