[發(fā)明專利]由節(jié)拍信號產(chǎn)生具有相位移的輸出節(jié)拍的集成電路

有效

• 申請?zhí)枺?/td>: 00118458.X
• 申請日: 2000-06-29
• 公開（公告）號: CN1280419A
• 公開（公告）日: 2001-01-17
• 發(fā)明（設(shè)計）人: P·海涅;T·海恩;T·帕特施;T·馬克思
• 申請（專利權(quán)）人: 因芬尼昂技術(shù)股份公司
• 主分類號: H03K5/00
• 分類號: H03K5/00;H03K5/159;G06F1/04
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 鄭立柱,張志醒

1．集成電路，

-具有有兩個輸出端(10，20)的可調(diào)整電流源(I)，在其上提供兩個可調(diào)整電流(IE，IL)，其經(jīng)過各種調(diào)整的和基本上是恒定的，并且具有至少一個用于輸入控制信號(Ai，／Ai)的控制輸入端，依賴于控制信號對兩個電流進行調(diào)整，

-其中，電流源(I)的第一個輸出端(10)經(jīng)過第一個晶體管(N1)和電流源的第二個輸出端(20)經(jīng)過第二個晶體管(N2)與第一個電勢(接地)的供電電纜(L)相連，

-具有預(yù)充電單元(P10)用于將電路節(jié)點(K)充電到第二個電勢(VDD)，

-具有第三個(N3)和第四個(N4)晶體管的串聯(lián)電路，經(jīng)過串聯(lián)電路，電路節(jié)點(K)與供電電纜(L)相連，

-其中，第三個晶體管(N3)的控制接頭與第一個節(jié)拍信號(E)和第一個晶體管(N1)的控制接頭與其遠離供電電纜(L)的電路接頭和與第四個晶體管(N4)的控制接頭相連，

-具有第五個(N5)和第六個晶體管(N6)的串聯(lián)電路，經(jīng)過串聯(lián)電路，電路節(jié)點(K)與供電電纜(L)相連，

-其中，第五個晶體管(N5)的控制接頭與第二個節(jié)拍信號(L)相連，這個節(jié)拍信號相對于第一個節(jié)拍信號(E)是有相位移的，并且第二個晶體管(N2)的控制接頭與其遠離供電電纜(L)的溝道接頭和與第六個晶體管(N6)的控制接頭相連，

-并且具有電平檢測器(INV)，其輸入端與電路節(jié)點相連并且在其輸出端提供一個輸出節(jié)拍(OUT)，如果電路節(jié)點的電勢位于電平檢測器的下接通閾值(V_INV)以下時，輸出節(jié)拍有第一個電平，并且如果電路節(jié)點的電勢位于上接通閾值(V_INV)以上時，輸出節(jié)拍有第二個電平。

2．按照權(quán)利要求1的集成電路，

-具有可調(diào)整的延遲單元(D)，將輸入節(jié)拍(IN)輸入給其輸入端，延遲單元在其輸出端產(chǎn)生第一個節(jié)拍信號(E)并且延遲單元有用于調(diào)整其延遲時間的控制輸入(A3…7)，

-具有有第一個輸入端的相位比較器(Δφ)，第一個輸入端與輸入節(jié)拍(IN)相連，和具有第二個輸入端，第二個輸入端與電平檢測器(INV)的輸出端相連，

-具有輸入端與相位比較器(Δφ)的輸出端相連的相位調(diào)節(jié)器(C)，依賴于由相位比較器確定的相位差產(chǎn)生粗控制信號(A3…7)和細(xì)控制信號(A0…2)，相位比較器至少有第一個輸出端用于輸出粗控制信號和有第二個輸出端用于輸出細(xì)控制信號，

-并且其中，相位調(diào)節(jié)器(C)的第一個輸出端與延遲單元(D)的控制輸入端相連和相位調(diào)節(jié)器的第二個輸出端與可調(diào)整的電流源(I)的控制輸入端相連。

3．按照權(quán)利要求2的集成電路，

在其中，第一個節(jié)拍信號(E)和第二個節(jié)拍信號(L)之間的相位移基本上等于延遲單元(D)的最小延遲步距，以便經(jīng)過粗控制信號(A3…7)可以改變其延遲時間。

4．按照權(quán)利要求3的集成電路，

-其延遲單元(D)有延遲元件(Ii)的串聯(lián)電路，其延遲時間各自對應(yīng)于最小的延遲步距，

-并且由延遲單元(D)產(chǎn)生的第一個節(jié)拍信號(E)是延遲元件(Ii)的輸入信號并且第二個節(jié)拍信號(L)是同樣的延遲元件的輸出信號，

5．按照權(quán)利要求3的集成電路，

-該延遲單元(D)有延遲元件(Ii)的串聯(lián)電路，其延遲時間各自對應(yīng)于最小的延遲步距，

-并且其由延遲單元(D)產(chǎn)生的第一個節(jié)拍信號(E)是延遲元件(Ii)的輸出信號，

-并且具有附加的延遲元件(INV1)，其延遲時間基本上與延遲單元(D)的延遲元件(Ii)的延遲時間一致，輸入端與延遲單元的輸出端相連并且在其輸出端提供第二個節(jié)拍信號(L)。

6．按照上述權(quán)利要求之一的集成電路，

其中，第一個(N1)和第四個(N4)晶體管的控制接頭經(jīng)過第一個電容器(C1)和第二個(N2)和第六個(N6)晶體管的控制接頭經(jīng)過第二個電容器(C2)與供電電纜(L)相連。

7．按照上述權(quán)利要求之一的集成電路，

-其中，電流源(I)的第一個輸出端(10)經(jīng)過第一個(N1)和第七個(N7)晶體管的串聯(lián)電路與供電電纜(L)相連，

-其中，電流源(I)的第二個輸出端(20)經(jīng)過第二個(N2)和第八個(N8)晶體管的串聯(lián)電路與供電電纜(L1)相連，

-并且第七個(N7)和第八個(N8)晶體管有控制輸入端，這個控制輸入端與用于第二個電勢(VDD)的供電電纜相連。