[發明專利]半導體裝置的制造方法和半導體裝置

無效

• 申請號: 00108976.5
• 申請日: 2000-05-24
• 公開（公告）號: CN1282104A
• 公開（公告）日: 2001-01-31
• 發明（設計）人: 國清辰也
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L21/8242;H01L21/336;H01L27/108
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 楊凱,葉愷東

本發明涉及在DRAM(動態隨機存取存儲器)中使用的MOS晶體管等的半導體裝置的制造方法。

DRAM(動態隨機存取存儲器)由作為蓄積存儲信息用的存儲區的存儲單元陣列和相對于該存儲單元陣列進行預定的輸入輸出工作用的外圍電路構成。配置多個相當于最小存儲單位的存儲單元而構成存儲單元陣列。DRAM中的存儲單元基本上由1個電容器和與其連接的1個MOS(金屬氧化物半導體)晶體管構成。而且，在工作中，判定在電容器中是否蓄積了預定的電荷，通過將其與數據“0”、“1”相對應來進行信息存儲。

圖34是典型的DRAM的存儲單元的等效電路。如該圖中所示，存儲單元200由電容器201和單元晶體管202構成，單元晶體管202的源／漏電極中的一個電極與電容器201的一個電極連接，單元晶體管202的另一個電極與位線203連接。此外，單元晶體管202的的柵電極與字線204連接，位線203與讀出放大器205連接。

再有，之所以使用「源／漏」這樣的表述，是因為利用信息的讀出或寫入，該電極起到載流子的供給源(源)的功能，或起到將載流子向外取出(漏)的功能。

圖35是示出現有的存儲單元的結構的剖面圖。在該圖中，用虛線示出了一部分被隱蔽的部分。如該圖中所示，在p型的半導體襯底101上形成用分離氧化膜構成的STI(淺槽隔離)102，在導電性方面將元件間絕緣分離開。

由柵絕緣膜103、柵電極104、n型的源／漏區105、106、側壁107和絕緣膜108以n型來構成MOS晶體管，柵電極104也起到字線204的功能。

源／漏區105和106夾住柵電極104，在半導體襯底101的表面上有選擇地被形成，側壁107是覆蓋柵電極104的絕緣膜，在與柵絕緣膜103鄰接的側壁107的下部，形成絕緣膜108。

多晶硅襯墊110a的底面與源／漏區106連接，上表面與下述的存儲節點111連接。另一方面，多晶硅襯墊110b的底面與源／漏區105連接，上表面通過圖35中未示出的區域與圖中用虛線示出的位線113連接。

在包含MOS晶體管和多晶硅襯墊110a及110b的半導體襯底101的整個面上形成層間絕緣膜112，在層間絕緣膜112上形成氮化硅膜114。

然后，在氮化硅膜114的上部區域上形成存儲單元電容器118。存儲單元電容器118由下部電極115、粗面化的多晶硅120、電容器電介質膜116和單元板117構成。下部電極115的材料為摻磷的非晶硅或摻雜多晶硅。電容器電介質膜116由氧化硅膜、氮化硅膜或高介電常數的膜等構成。單元板117由包含n型雜質的多晶硅構成。存儲單元電容器118的下部電極115通過貫通層間絕緣膜112被形成的存儲節點111與多晶硅襯墊110a導電性地連接。

由于作為存儲信息在存儲單元電容器118中被蓄積的電荷因源／漏區105、106與半導體襯底101的n-p結部分、或電容器電介質膜116等中的漏泄電流等而逐漸地放電，故為了在DRAM中繼續保持存儲，必須有適時地注入電荷的操作。將該操作稱為刷新。

以下，簡單地說明刷新操作。首先，利用讀出放大器205讀出并判斷被寫入到電容器201中的信息內容。然后，根據已判斷的信息內容，在判斷為已在電容器201中注入了電荷的情況下，補充新的電荷，在判斷為沒有注入電荷的情況下，通過寫入操作以消除電容器201中的電荷。

再有，對被選擇的柵電極104和源／漏區105施加電壓，如上所述，通過進行該存儲單元電容器中被蓄積的信息的讀出和寫入，來進行刷新操作。

但是，在現有的半導體存儲器中，除了因讀出操作引起的信息的消失之外，還有從存儲節點和MOS晶體管源／漏區與半導體襯底的n-p結部分發生漏泄電流，信息消失了。為了防止因該漏泄電流引起的信息的消失，必須以1msec～約幾百msec的比較短的周期，對于在全部的存儲單元中被蓄積的信息進行刷新操作，由于頻繁地進行刷新操作，故存在半導體存儲器的功耗增大的問題。

此外，由于在進行刷新操作的期間內不能讀出存儲單元中被蓄積的信息，故存在刷新時間的間隔(暫停刷新時間)變短的問題。如果該暫停刷新時間短，則產生對于操作的數據使用效率下降的問題。

本發明是為了解決上述問題而進行的，其目的在于提供一種可得到謀求降低漏泄電流而不把集成度損害到必要程度以上的MOS晶體管的半導體裝置的制造方法。