[發明專利]存儲多位的數據的非易失性半導體存儲器

無效

• 申請號: 00101052.2
• 申請日: 2000-01-10
• 公開（公告）號: CN1274930A
• 公開（公告）日: 2000-11-29
• 發明（設計）人: 鶴田孝弘;細金明
• 申請（專利權）人: 三菱電機株式會社
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 楊凱,葉愷東

1.一種非易失性半導體存儲器，其特征在于，具備：

存儲單元陣列，具有配置成行和列的、各自存儲n(n是2以上的整數)位的數據的多個存儲單元；

多條字線，以行來配置，各條字線與配置在對應的行上的存儲單元的控制柵連接；

多個位線對，以列來配置，各個位線對與配置在對應的列上的存儲單元的漏連接；

字線驅動器，在讀出時對上述字線有選擇地供給(2ⁿ-1)種讀出電壓；

讀出鎖存電路組，鎖存上述多個位線對的數據；

(2ⁿ-1)個數據鎖存電路組，在上述字線驅動器對上述字線供給上述(2ⁿ-1)種讀出電壓中的對應的1種時，數據鎖存電路組的對應的一組鎖存由上述讀出鎖存電路組鎖存的數據；以及

讀出數據變換電路，將由上述數據鎖存電路組鎖存的數據變換為上述n位的數據后讀出。

2.如權利要求1中所述的非易失性半導體存儲器，其特征在于：

上述非易失性半導體存儲器還具備寫入數據變換電路，該電路將應寫入上述存儲單元中的數據變換為表示是否供給(2ⁿ-1)種寫入電壓的(2ⁿ-1)位的數據，

上述(2ⁿ-1)個數據鎖存電路組分別鎖存上述(2ⁿ-1)位的數據，

上述非易失性半導體存儲器還具備寫入電路，該電路根據由上述(2ⁿ-1)個數據鎖存電路組鎖存的數據對上述存儲單元供給上述(2ⁿ-1)種寫入電壓。

3.如權利要求2中所述的非易失性半導體存儲器，其特征在于：

上述寫入電路從低的一方開始按順序供給上述(2ⁿ-1)種寫入電壓。

4.如權利要求1中所述的非易失性半導體存儲器，其特征在于：

上述多個位線對以開放形結構來配置，

上述讀出鎖存電路組在與上述多個位線對垂直的方向上配置成1列，

上述數據鎖存電路組在與上述多個位線對垂直的方向上配置成1列，

上述讀出鎖存電路組與上述數據鎖存電路組互相鄰接。

5.如權利要求1中所述的非易失性半導體存儲器，其特征在于：

上述多個位線對包含以折疊形結構配置的多個第1位線對和多個第2位線對，

在行方向上交替地配置上述多個第1位線對和上述多個第2位線對，

與上述第1位線對的每一個對應的讀出鎖存電路組和數據鎖存電路組在上述多個第1位線對的一側在列方向上配置成1列，

與上述第2位線對的每一個對應的讀出鎖存電路組和數據鎖存電路組在上述多個第2位線對的一側且在與上述多個第1位線對的一側相反的一側在列方向上配置成1列。

6.如權利要求2中所述的非易失性半導體存儲器，其特征在于：

上述字線驅動器對與應改寫上述數據的存儲單元對應的字線供給上述讀出電壓，

上述寫入電路在供給上述寫入電壓之前擦除應改寫上述數據的存儲單元的數據。

7.如權利要求2中所述的非易失性半導體存儲器，其特征在于：

上述字線驅動器對與應進行附加寫入的存儲單元對應的字線供給上述讀出電壓，

上述非易失性半導體存儲器還具備附加寫入數據變換電路，該電路將在供給了上述讀出電壓時由上述數據鎖存電路組鎖存的數據和應寫入應進行上述附加寫入的存儲單元中的數據變換為上述(2ⁿ-1)位的數據。

8.如權利要求2中所述的非易失性半導體存儲器，其特征在于：

上述非易失性半導體存儲器還具備恢復讀出數據變換電路，該電路在數據不正常地寫入上述存儲單元時將由上述數據鎖存電路組鎖存的(2ⁿ-1)位的數據變換為上述n位的數據。